igbt基板回流焊研究（HEV控制系统高速PCB信号完整性分析）

igbt基板回流焊研究（HEV控制系统高速PCB信号完整性分析）1 布线前电路仿真由式（４）可知，远端串扰的大小与传输线特性阻抗、耦合线长度、单位长度的电容、电感等因素相关，且其值与耦合线长度成正比，通过在这几方面采取措施可对串扰影响进行抑制。式中：Z0为传输线特性阻抗；Vs为动态线上传输电压；Δｘ为传输线耦合长度；Cm为线路单位长度耦合电容；Vb为近端传输电压；Vf为远端传输电压，Vb＝Vf代入式（１），传输线耦合长度为ｌ时，容性耦合在静态线上产生的远端串扰为假设传输线单位长度互耦电感为Ｌｍ，则可以得出感性耦合在静态线上产生的远端串扰为式中：FE1为远端串扰容性耦合；FE2为远端串扰感性耦合。容性耦合和感性耦合产生远端串扰极性相反，可以推导出耦合作用在传输线上产生总的远端串扰为

在电子电路设计过程中，信号完整性（SI）问题已经成为高速印制电路板设计中必须考虑的核心环节之一。SI问题往往不是由某单一信号引起的，而是由多、板级各种因素叠加导致的。电子设备的体积减小、电路设计的密度增加、电路开关速度的提高和工作频率的增加，以及层叠数的不断增加，使得 ＰＣＢ设计中的信号完整性问题日益突出，设计过程也越来越复杂。电子电路设计已经全面进入了高速、高频的时代，如何有效地处理高速信号的问题，已成为产品设计成功与否的关键。信号完整性包括信号串扰、反射、延迟、时序错误、反弹噪声、回流噪声、集成电路（ＩＣ）电平切换门限和电磁兼容性等问题。元器件的选择、布局、ＰＣＢ 的参数匹配和高速信号的布线等都会影响其信号完整性，进而导致系统的不稳定，甚至不工作。要满足对产品质量、性能和可靠性的要求，必须有效地解决信号完整性的问题。

高速PCB的设计

近年来，新能源汽车呈现快速发展态势，《中国制造2025》重点领域技术创新绿皮书把节能与新能源汽车列为十大重点突破发展的产业之一，肯定和明确了节能汽车以“一主一辅”双重动力混合配置的模式，把混合动力乘用车和商用车作为节能与新能源汽车领域的发展重点。在某混合动力车控制系统开发中，控制和驱动系统采用了DSPF2812芯片作为主控制器，设计了高速PCB开发板，元器件焊接前后的PCB如图１所示。图中主要包含主控制芯片、电源模块、信号采集模块、驱动模块和辅助供电模块等单元。

图１ 焊接 PCB示意图

电路耦合理论

传输线之间的耦合作用通常可分为容性耦合和感性耦合，一般认为耦合系数ｋ≤0.316时不会产生二次耦合，低耦合理论适用于此系统。由于互耦电容的存在，动态线上产生的位移电流与静态线之间产生耦合效应并分别向两端传输，由基尔霍夫电流定律得：

式中：Z0为传输线特性阻抗；Vs为动态线上传输电压；Δｘ为传输线耦合长度；Cm为线路单位长度耦合电容；Vb为近端传输电压；Vf为远端传输电压，Vb＝Vf代入式（１），传输线耦合长度为ｌ时，容性耦合在静态线上产生的远端串扰为

假设传输线单位长度互耦电感为Ｌｍ，则可以得出感性耦合在静态线上产生的远端串扰为

式中：FE1为远端串扰容性耦合；FE2为远端串扰感性耦合。容性耦合和感性耦合产生远端串扰极性相反，可以推导出耦合作用在传输线上产生总的远端串扰为

由式（４）可知，远端串扰的大小与传输线特性阻抗、耦合线长度、单位长度的电容、电感等因素相关，且其值与耦合线长度成正比，通过在这几方面采取措施可对串扰影响进行抑制。

布线前后电路仿真

1 布线前电路仿真

串扰为PCB设计过程中最常见的干扰现象之一，由两条或多条电路之间耦合后产生的互容、互感而引发的噪声干扰。其中，容性耦合产生耦合电流，感性耦合产生耦合电压。一般引发串扰的因素有很多，如驱动IC、线长、线宽、线间距、叠层、端接等。由于某一路传输线会受到多路传输线的干扰，而相邻的两路传输线与之产生的耦合最为显著，于是建立了三传输线模型，如图2所示。

图中，中间一路为受害线，两侧为两路攻击线。其基本参数定为：线宽127μｍ，线长30.48cm，线间距203μｍ，介电常数4.2，驱动端和接收端均采用高速CMOS模型。将3路线设定于同一耦合区域InnerSignal1层，为了防止两条攻击线波形重叠，设置为不同的传输速率，PCB层叠结构如图3所示。

通过对模型进行仿真，发现ＩＣ接收端的信号受到了严重的干扰，与驱动端信号相比严重失真。于是采取了增大布线间距的措施，将线间距由203μｍ修改为356μｍ，再次进行仿真，得到如图４所示的优化前后的对比图。由图可知，优化前接收端原始信号由于串扰影响电压幅值超过了700ｍＶ，明显高于设计要求的50ｍＶ，增大布线间距后，接收端信号明显得到改善，最大幅值约为375ｍＶ。驱动端信号基本上没有较大串扰，因为这一端通过低阻抗的CMOS驱动器钳制了低电平。

在此基础上，通过减小介质厚度和端接电阻的方式对模型作进一步优化。减小电源（VCC）与Inner Signal 1层以及公共端（GND）与Inner Signal 1层之间的介质厚度。为了净化攻击线信号，使用了向导功能给出的建议端接阻值，分别给Aggressor 1传输线串联端接43.5Ω电阻和给Aggressor 2传输线端接67Ω电阻后，再次进行仿真，仿真结果如图5所示。

由图可知，通过减小介质厚度和在攻击线端接电阻后，接收端信号得到明显改善，由原始信号最大幅值为375mV降至最大幅值约为36mV。

电磁场能够较为直观地表示串扰过程，图6（a）为优化前传输线周围电磁场的分布情况，图6（b）为采取增大布线间距，减小介质厚度和端接电阻后电磁场分布。其中，非闭合线代表耦合的电力线，闭合线代表磁力线，3个矩形截面分别为3条传输微带线，中间为受害线，两侧为攻击线。从线路传输方向的横截面观察，经过优化后３条传输线的电和磁的耦合程度范围都明显减弱，表明三者产生的串扰噪声减小了很多。

2 布线后电路仿真

交互式串扰仿真

布线后仿真可以批量地对PCB进行整块板的快速扫描，并给出详细的结果报告。通过对单个网络进行交互式仿真，可以对网络信号进行综合分析，并得到较为精确的干扰结果。

分析此PCB中的工作频率、走线长度、传输速率等因素，关键网络为可编程时钟和时钟分配的传输线ADCINA1。将其驱动端U3.14的缓冲特性设置为静态，便于观察其受干扰程度；将电气阈值设为50mV，凡是处于此耦合电压范围内的网络都视为攻击网络。仿真结果如图７所示，其中观察线ADCINA1（实线）为受害网络，其余电路部分（虚线）均为攻击网络，图中虚线框部分为某一耦合区域，表示此处串扰效应较为严重。

将图7中入侵网络的驱动端U1.12、U3.9、U3.13、U3.19的Buffer特性设置为输出（Output），驱动模型设置为“CMOS”，振荡频率设置为150MHz，在驱动端U1.12、U3.19和接收端U1.9处添加探针，运行仿真，结果如图8（a）所示。入侵网络1和入侵网络2输出电压值均为3.3V，但其在高电平和低电平时电压波动均很明显。受害网络ADCINA1已设置为静态低电平，由于受到入侵网络1、2的串扰作用，使其在0电压附近出现了较为大的波动信号，最大串扰值为96.74mV，如此大的干扰电压在实际工作中是不能忽略的。

针对此串扰作用对入侵网络采取端接串联电阻的措施，分别对入侵网络驱动端

U1.12、u3.9、U3.13、U3.19端接合适的电阻，以达到净化电路信号的目的。将其层叠厚度修改为向导建议值，运行仿真，结果如图8（b）所示。由图可知：优化后入侵网络1、2的信号得到了明显改善，其值位于高、低电平的电压波动明显减小；此外，对受害网络ADCINA1引起的串扰强度也明显降低，最大串扰值仅为16.3mV，基本满足了设计要求。

网络过冲仿真分析

过冲是信号的波峰或波谷超过了设定的电压值，网络信号反复出现过冲会引发振铃现象，信号的振铃由过度的电感和电容引起的，属于欠阻尼状态。布线的形状、电路的端接、电源平面的不连续都有可能导致信号的过冲。针对此问题，对网路信号进行了仿真分析，图９（ａ）为优化前信号仿真结果，图９（ｂ）为网络端接电阻和电容后结果。分析可知，优化前接收信号与驱动信号相比出现了明显的过冲效应，信号严重失真，在实际工作中是不能用的。通过对电路信号接收端串联端接电容和电阻后，接收信号与驱动信号有较好的吻合，基本消除了信号过冲的影响。

电磁兼容EMC仿真

在高速ＰＣＢ设计中，高频信号线、集成电路引脚、元器件等插件都有可能具有天线特性成为电磁辐射干扰源，并向外发射电磁波，进而影响其他系统的正常工作。元器件的选择、组件的布局、布线、地线设计等都是影响电磁兼容性的重要因素。选择图７中ＡＤＣＩＮＡ１网络线，设置激励源频率为１５０ ＭＨｚ，使用横向放置的天线探针对其测试，探针放置于距离ＰＣＢ３ｍ远的地方，使用频谱分析仪进行ＥＭＣ仿真，得到如图１０（ａ）所示的波形。图中分别标记出美国联邦通信委员会（ＦＣＣ）认证和国际无线电干扰委员会（ＣＩＳＰＲ）认证标准。分析１０（ａ）图可知，ＡＤＣＩＮＡ１网络线在频率为１００、３００、９００ ＭＨｚ时，电磁辐射较高，且频率在１００ＭＨｚ时已经超过ＦＣＣ标准和ＣＩＳＰＲ标准，不符合使用和生产的要求。

针对此情况采取措施，对ＡＤＣＩＮＡ１网络线端接了５０Ω电阻和２００ ｐＦ电容，在元器件的布局上，将模拟电路、高速数字电路和噪声源部分合理地分开，使其相互之间的耦合减小。将易产生噪声的大电流电路和元器件如时钟发生器、晶振、中央处理器（ＣＰＵ）等布置远离逻辑电路部分，使其相互串扰和辐射干扰尽可能降低。在此基础上，进行仿真，结果如图１０（ｂ）所示。对比优化前图10（ａ）可知，采取相应措施对ＰＣＢ进行优化后，大大降低了高次谐波的电磁辐射，且辐射噪声降到了ＦＣＣ标准和ＣＩＳＰＲ标准以内，电磁兼容性得到了明显的改善。

3 优化前后结果对比

经过对高速ＰＣＢ各项参数匹配优化后，三传输线模型中串扰影响减小95％，布线后交互式串扰降低了约８３％，最终串扰电压值低于设计要求的最大值50ｍＶ，优化效果较为明显；信号传输过程中产生的网络过冲效应降低了25％，脉冲电压稳定在５Ｖ左右，基本消除了过冲影响；电磁干扰噪声减小了约３２％，满足了ＦＣＣ标准和ＣＩＳＰＲ标准；优化后在串扰、网络过冲、振铃和电磁兼容性方面都得到了明显的改善。

总 结

本文对高速PCB设计过程中的信号完整性，包括串扰、过冲、振铃以及电磁兼容性等常见的问题，提出了具体的优化措施。应用Hyperlynx软件对项目研发的混合动力汽车控制系统PCB进行了仿真分析，通过采取端接、改善元器件布局、优化布线等方式改善了信号传输质量。在设计过程中应尽可能缩短高频原件间的间距，并远离逻辑电路，同时设法减小其分布参数，且易受干扰的元器件布置时不能过于密集。结果表明，通过端接电阻，减小层叠厚度、增大布线间距等措施使传输线之间串扰、过冲和振铃等问题得到了改善，合理布线、匹配阻抗、端接去耦电容、减小平行线长度和元器件的合理布局都对降低电磁辐射干扰和提升电磁兼容性有重要的作用。