台积电扩产28nm：台积电将试产DynamIQ架构的

台积电扩产28nm：台积电将试产DynamIQ架构的而台积电宣称的这款芯片将于联手ARM、Cadence及赛灵思，其最大的特色是将采用DynamIQ 技术架构，不过并未公布正式的架构与配置，不过目前仅有基于ARMv8.2 指令集的架构才支援DynamIQ ，若是使用ARM 的标准微架构也不外乎Cortex-A75 与Cotex-A55 这两个架构。这款芯片将由 Cadence 提供的 IP 获得先进的 I/O 技术，包括 CCIX 通道， PCIe 4.0 ， DDR4 等。这颗处理器也肩负 CCIX 异构连接的验证测试使命，将透过 CCIX 与 Xilinx 的 16nm Virtex UltraScale FPGA 连接并进行技术验证。台积电评估若一切顺利，有望能在 2018 下半年推出商用化的同级晶片。

移动处理器除了追求效能的提升外，增加运算效率也是重要的一项特性。目前主流的处理器均采用big.LITTLE大小核架构，在big.LITTLE架构中，将比较耗电、但运算能力强的处理器核心组成的“big簇”与低耗电、运算能力弱的处理器核心组成的“LITTLE簇”结合在一起，这些处理器核心共用内存区块，并能够在不同的CPU簇之间在线实时分派、切换负载。这个多核心处理器配置结构运用在移动计算上，从而能够做出计算高性能，但是平均耗电低的多核心处理器，ARM的市场数据称在某些运算操作中这个配置配置相比只使用与“big簇”相同CPU核心数量的处理器可节省多达75%的功耗。

在2017年初的时候，ARM在big.LITTLE的基础上，进一步推出了新的DynamIQ架构。单一簇内可有8个核心，且可由不同架构、不同频率的核心组成，设计者能够实现 1 3 或是 1 7 这样的组合，而且每颗核心都可以有不同的性能、功率特性，这种组合方式提升了运行效率与核心组合的灵活性。

而近日，台积电更是向IC市场投下了一颗市场震撼炸弹，他们宣称将携手 ARM 与 Cadence 在 2018 年第一季度试产基于 7nm 制程的服务器级的 DynamIQ 技术 CCIX 芯片。

CCIX 是一个开放联盟组织，我们知道，CPU处理器擅长通用任务处理，GPU则擅长专用处理，但浮点性能极强，CPU GPU这样的异构运算在当前已很常见了，而它只是主处理器 加速器架构中的一种，其他还有CPU FPGA、CPU 网络芯片等等。为了统一加速器芯片互联，AMD、ARM、华为、IBM、高通、Mellanox及Xilinx赛灵思七家公司组建了CCIX联盟，共同推进开放加速器架构，不过Intel及NVIDIA两家公司并没有参与其中。

而台积电宣称的这款芯片将于联手ARM、Cadence及赛灵思，其最大的特色是将采用DynamIQ 技术架构，不过并未公布正式的架构与配置，不过目前仅有基于ARMv8.2 指令集的架构才支援DynamIQ ，若是使用ARM 的标准微架构也不外乎Cortex-A75 与Cotex-A55 这两个架构。

这款芯片将由 Cadence 提供的 IP 获得先进的 I/O 技术，包括 CCIX 通道， PCIe 4.0 ， DDR4 等。这颗处理器也肩负 CCIX 异构连接的验证测试使命，将透过 CCIX 与 Xilinx 的 16nm Virtex UltraScale FPGA 连接并进行技术验证。

台积电评估若一切顺利，有望能在 2018 下半年推出商用化的同级晶片。