tdr检测原理（它的原理是什么）
tdr检测原理（它的原理是什么）0-2 n秒的时候， 电压为1V这里大家能看到我们运用CADENCE 的PCB SI功能做一次的TDT仿真测试。模型如下这里为了大家能看清阻抗连续性，在前面，后面加了两个50殴姆引导阻抗，后面再加一下50欧姆阻抗接地作为匹配。你点击仿真按钮，会看到下面的图
1，TDR测试的基本概念随着数字电路工作速度的不断提高，PCB上的传输信号速率越来越高，如 PCI-Express的信号速率己经达到2.5GB/S SATA的信号速率达到3GB/S，10G以太网的速率更高。信号速率越高，信号上升时间越快，当上升沿信号遇到阻抗不连续点，就会产生反射，这样信号会反射回来叠加到输出信号上，使信号不稳定，很可能产生传输错误，系统崩溃。那这种阻抗不连续是怎么测试出来呢，它就是通过TDR测试，能准确测出阻抗不连续点的阻抗值及不连续点的位置。
TDR即 Time-Domain Reflectometry
它是一种时域反射分析技术。TDR测试就是通过时域反射技术，分析得出一条传输线是否连续的一种技术。
2，TDR测试，它的原理是什么当信号在一条传输线传输的时候，在途中由于各种原因在中途有阻抗发生变化，这个时候信号一部分就会被反射回来，另外一部分则继续传输。TDR测试就是用一个阶跃信号在传输线中传输，在阻抗变化时，通过反射点电压幅值的测量得出阻抗变化点的阻值。及对传输延迟时间的测量，准确计算出阻抗变化点具体位置。
我们运用CADENCE 的PCB SI功能做一次的TDT仿真测试。模型如下
这里为了大家能看清阻抗连续性，在前面，后面加了两个50殴姆引导阻抗，后面再加一下50欧姆阻抗接地作为匹配。
你点击仿真按钮，会看到下面的图
这里大家能看到
0-2 n秒的时候， 电压为1V
2-4 n秒的时候， 电压为1.1V
4-8 n秒的时候， 电压为 1.33V
8n秒后的时候， 电压为1V
这图就表现出了阻抗是不连续的。我们开始是这样设计的，有四个阻抗，50欧姆，60欧姆，99欧姆，50欧姆四个阻抗。这就在仿真图中就表现出上面四段不同区段。0-2秒的时候表示的是50欧姆，2-4秒的时候表示的是60欧姆。4-8秒的时候表示的是99欧姆，8秒以后表示又表示是50欧姆。刚好应验我们开始的设置的阻抗。
看看TDR仿真结果，它为什么是这样呢？它的原理我们来分析一下。
1，0-2 n秒的时候
在CADENCE中TDR仿真信号发生器是一个电压为2V，内部阻抗为50欧姆的信号发生器。在0-2n秒，0秒时就迅速冲到1V，然后1V持续2n秒，这是因为发生器第一次碰到了第一个阻抗50欧姆。等效电器如下
如图中，ZTL1端的电压就是2V*ZTL1/(ZTL1 ZOUT)=1V，
因这个50阻抗传输线上传输时间是1ns 反射回来又要1ns。所示最终会持续2ns。
2，2-4 n秒的时候
同理在信号传输到60欧姆这段时，电压2V*Zdut1(Zdut1 Zout)=1.091V。与TDR仿真图是吻合的。这样，如果你测试出来这个电压时，就可以反向计算出这里的阻抗是60欧姆。是在延时2n秒处。也通过这个延时计算出准确的阻抗变化点。
3，4-8n秒的时候
这个就可以依次类推了，99欧姆段的是电压为2V*Zdut2/(Zdut2 Zout)=1.33V。测出这个电压值，你就能反向推算出这个阻抗不连续的阻抗值 。也通过这个延时时间推算出阻抗不连续的准确点。
4 8n秒以后
8ns以后是后面加的引导阻抗50欧姆，这个测的电压也是1V。后面就连续了，所以一直保持1V。
这就是TDR测试的原理。CADENCE也提供了TDR测试仿真，也是很方便。
TDR测试仪有阶跃发射源与高速信号采样头组成。阶跃发射源发出的信号上升沿的快，慢决定了这个阻抗连续性测量的精度。如果TDR仪器发射的阶跃信号相对被测试系统不够快，那么曲线呈现出的是间距比较小的不连续点就会被平滑的表现出来，一些不连续点就被隐藏了。
但并不是越快越好。要选择跟实际系统中传输的信号相匹配。一般是实际系统信号上升沿的1/2。
TDR SCOPE是仪器采样头上的脉冲上升沿时间。
TDR PROBE是仪器探头及连接线的脉冲上升时间。
而高速信号采样头的好坏就决定了这个阻抗变化点位置的准确性。
影响TDR测试仪的测试结果的准确性有诸多的因素。比如测试中的参考阻抗的精度，阶跃信号的响应能力，采样头的性能好坏，还有连接线的好坏等等。
TDR测试就讲到这里，大家对TDR测试有些概念了，就说明我讲的还好。还不懂的话，在下面留言，尽我所能帮助大家。别忘记分享，转发！这是鼓劲我继续写文章的一种激励！
原创：卧龙会 上尉Shonway
卧龙会，卧虎藏龙，IT高手汇聚！由多名十几年的IT技术设计师组成。欢迎关注！想学习请点击下面“了解更多
