模数转换器解决方案（赛灵思新型模数转换器技术解密）

模数转换器解决方案（赛灵思新型模数转换器技术解密）时钟驱动的电流导引网络106的切换速率为译码器102使用的时钟信号CLK的切换速率的两倍。因此，在时钟信号CLK的每个周期，译码器102针对对应的两个N比特二进制码输出两个控制码（其中一个在数据通路A，另一个在数据通路B），这两个控制码由时钟驱动的电流导引网络106复用到模拟输出电流中。译码器102用于接收待转换为模拟电流水平的二进制码，译码器包括驱动数据通路A的译码器电路102A，以及驱动数据通路B的译码器电路102B。基于各自的二进制输入，译码器电路102A和译码器电路102B均输出控制码，以控制时钟驱动的电流导引网络106。对于时钟信号CLK的每个周期，译码器电路都针对一个N比特二进制码在数据通路A、B上生成一个输出。输出104A和104B中的每一个均具有M比特位宽，M个比特片段(bit slice）中的每一个包括一个差分信号对，该差分信号对包括具有180度相位差的两个数字信号（“差

【嘉德点评】亚德诺半导体（ADI）针对数模转换器等技术专利向另一半导体巨头赛灵思（Xilinx）提起了专利侵权诉讼，赛灵思（Xilinx）的数模转换技术到底如何？

集微网消息，近日全球半导体行业的巨头亚德诺半导体（ADI）针对数模转换器等技术专利向另一半导体巨头赛灵思（Xilinx）提起了专利侵权诉讼，在饱受争议的DAC专利中，其中就有一项涉及到如何提高模数转换器方法。

数模转换是将数字（二进制）码转换为连续范围的模拟信号电平的过程。采用数模转换器（DAC），可将数字码转换为模拟电压、模拟电流，或模拟电荷信号。电流配比DAC（也被称为电流导引（current steering）DAC)包括大量的开关电流源。通常来说，在驱动开关电流源之前，数据被锁存在锁存电路中且被驱动电路缓冲。由于DAC可包括大量的电流源，因此，为了节省资源（例如，功率、面积等），对开关电流源的架构和驱动该开关电流源的电路进行优化是很重要的。

2016年Xilinx 公司就申请了一项名为“电流导引电路和数模转换器”的实用新型专利（申请号：201620285722.0），申请人为赛灵思公司。

此项专利描述了一种用于数模转换器（DAC）的时钟驱动的电流导引电路的技术。

图1

图1为该专利中提出的数模转换器（DAC）100的结构框图。DAC100包括译码器102、时钟驱动的电流导引网络106和负载电路112这三个部分。

译码器102用于接收待转换为模拟电流水平的二进制码，译码器包括驱动数据通路A的译码器电路102A，以及驱动数据通路B的译码器电路102B。基于各自的二进制输入，译码器电路102A和译码器电路102B均输出控制码，以控制时钟驱动的电流导引网络106。对于时钟信号CLK的每个周期，译码器电路都针对一个N比特二进制码在数据通路A、B上生成一个输出。输出104A和104B中的每一个均具有M比特位宽，M个比特片段(bit slice）中的每一个包括一个差分信号对，该差分信号对包括具有180度相位差的两个数字信号（“差分信号”）。直接驱动时钟驱动的电流导引网络106中的差分晶体管开关。

时钟驱动的电流导引网络106的切换速率为译码器102使用的时钟信号CLK的切换速率的两倍。因此，在时钟信号CLK的每个周期，译码器102针对对应的两个N比特二进制码输出两个控制码（其中一个在数据通路A，另一个在数据通路B），这两个控制码由时钟驱动的电流导引网络106复用到模拟输出电流中。

时钟驱动的电流导引网络106隅接到译码器102的输出104A和104B，它主要包括时钟驱动的电流导引电路1081到108M（合称为“时钟驱动的电流导引电路108”）。在运行时，对于驱动译码器102的时钟信号CLK的每个周期，电流导引电路108生成两个模拟输出电流水平（例如，它可以为数据通路A生成一个模拟输出电流水平，也可以为数据通路B生成另一个模拟输出电流水平）。

模拟输出114包括差分信号对，该差分信号对包括两个模拟电流信号（“模拟输出电流”）。时钟驱动的电流导引网络106生成模拟输出电流，该模拟输出电流包括电流导引电路108的差分输出之和。负载电路112耦接到模拟输出114。负载电路112包括用于供给或抽取模拟输出电流的各种类型的电路。例如，负载电路112可以是将模拟输出电流转换为模拟输出电压的电阻负载，也可以是用于对模拟输出电流进行放大的电流放大器，或者用于将模拟输出电流进行放大并转换为模拟输出电压的跨阻放大器。

ADI和Xilinx两家公司都在全球半导体行业占有一席之地，不管这场专利侵权纷争的结果如何，希望都不要影响到两家公司在半导体领域的发展，同时科技公司也应该借此来增强自身的专利保护意识。（校对/holly）