晶体管手册怎样查芯片参数（IGZO晶體管可靠性的新見解補充了器件架構的改進）

晶体管手册怎样查芯片参数（IGZO晶體管可靠性的新見解補充了器件架構的改進）基於 PBT I 可靠性建模的壽命估計圖 1 ：（ a ）示意圖和（ B ）TEM 圖像的一個單一的 I GZO 晶體管在一個門極架構與氧隧道，和 14 nm 的柵極長度（如在 2021 年 I EDM ）。在 2021 年 I EDM 大會上， i mec 推出了一款完全與 BEOL 兼容的 300mm 基於 IGZO 的無電容 DRAM 單元，規格有所改進，即》 103S 保留和無限（》 1011）的耐力。這些結果得到後，選擇最優的集成方案爲單一的 I GZO 晶體管，即，一個門的最後集成方案與埋氧隧道和自對準的接觸。埋氧隧道結合 O 中退火的實現2Ambient 被證明可以降低 I GZO 通道中的氧空位濃度，而不會影響源極和漏極區域的串聯電阻，從而導致更大的通電流和更低的關斷電流。在這種架構下， I GZO TFT 的柵極長度可以縮小到前所未有的 14 nm ，同時仍然保持>

邁向高密度 3D DRAM

在去年的國際電子器件會議（ 2020 I EDM ）上， i mec 首次展示了無電容動態隨機存取存儲器（ DRAM ）單元，實現了兩個indium-gallium-zinc-oxide薄膜晶體管(TFTs)而且沒有電容。這種新穎的 2 -晶體管- 0 -電容（ 2T0C ） DRAM 單元結構有望克服經典的 1 -晶體結構- 1 -電容的關鍵障礙(1T1C)DRAM 密度縮放，即在小單元尺寸的 Si 晶體管的大關斷電流，和存儲電容消耗的大面積。在 2T0C IGZO - TFT DRAM 單元中，不需要存儲電容，因爲讀取晶體管的寄生電容充當存儲元件。此外， IG ZO - TFT 是眾所周知的，其非常低的關斷電流，導致增強的存儲單元的保留。最後，在後端行（ BE OL ）中處理 IGZO - TFT 的能力允許減少 DRAM 內存的佔用（通過將內存單元移動到內存陣列下）並堆疊單個 DRAM 單元—因此提供了一條通向高密度 3D DRAM 的道路。要繼續爲數據密集型應用（如人工智能、物聯網、數據中心和雲計算）提供足夠的 DRAM 容量，就需要這種演進。

在 2020 年，第一個 2T0C IGZO 爲基礎的 DRAM 單元與》400s 的保留時間可以證明，這導致顯着降低刷新率和功耗相比，經典的 DRAM 的變種。該器件在 300mm 硅片上製造，柵極長度被縮小到 45 nm 。然而，在第一次“概念”演示中， I GZOTFTs沒有優化最大的保留，和持久性（即，失敗前的讀/寫循環的數量）的評估仍然缺失。此外，當時還沒有精確的模型來預測 I GZO 器件的壽命。

>103S 保留，無限的耐力和柵極長度可擴展性下降到 14 納米

在 2021 年 I EDM 大會上， i mec 推出了一款完全與 BEOL 兼容的 300mm 基於 IGZO 的無電容 DRAM 單元，規格有所改進，即》 103S 保留和無限（》 1011）的耐力。這些結果得到後，選擇最優的集成方案爲單一的 I GZO 晶體管，即，一個門的最後集成方案與埋氧隧道和自對準的接觸。埋氧隧道結合 O 中退火的實現2Ambient 被證明可以降低 I GZO 通道中的氧空位濃度，而不會影響源極和漏極區域的串聯電阻，從而導致更大的通電流和更低的關斷電流。

在這種架構下， I GZO TFT 的柵極長度可以縮小到前所未有的 14 nm ，同時仍然保持> 100 的保留。通過控制閾值電壓（ V ），可以進一步優化小柵長下的保留。t），通過等效氧化物厚度（ EOT ）縮放，通過接觸電阻的改善和減少 I GZO 層厚度。當後者的厚度減少到 5 nm 時，氧隧道和退火步驟在 O2甚至可以省略——導致非常簡化的集成方法。

2021 年 I EDM 論文“爲無電容 DRAM 訂製 IGZO - TFT 架構，演示》 10 ”中描述了所選集成方法和實現的器件規範的更多細節。3s 保留率，> 1011循環耐力和 Lg可擴展性下降到 14 納米的 A .貝爾蒙特等。

圖 1 ：（ a ）示意圖和（ B ）TEM 圖像的一個單一的 I GZO 晶體管在一個門極架構與氧隧道，和 14 nm 的柵極長度（如在 2021 年 I EDM ）。

基於 PBT I 可靠性建模的壽命估計

到目前爲止，一個準確的模型預測的 I GZO 爲基礎的 DRAM 的壽命是缺乏，因爲 I GZ O 的 TFT 的退化機制還沒有完全理解。I GZO 晶體管本質上是 n 型器件，這表明正偏置溫度不穩定（ PBT I ）可能是主要的退化機制。

PBT I 是 Si n 型中著名的時效機制metal-oxide-semiconductor場效應晶體管（ MOSFETs ）嚴重影響器件的性能和可靠性。它通常表現為器件閾值電壓的不希望的偏移和漏極電流的減小。對於這些基於 Si 的器件， PBT I 歸因於在柵極介質中的電子陷阱的存在下，從器件的傳導通道捕獲的電荷載流子。

現有的大部分 I GZO 可靠性評估TFTs但是忽略柵介質的影響。I MEC 首次研究了柵介質對 I GZO PBT I 的影響。TFTs.在 2021 年 I EDM 論文“理解和模擬薄膜 I GZO 晶體管的 PBT I 可靠性”中， A . Cha sin 等人總結了這些結果。

研究小組發現，四種不同的機制在降解過程中發揮作用，每種機制都有不同的時間動力學和活化能。他們可以主要歸因於兩個電子捕獲在柵極介質中，並釋放的氫物種從柵極介質進入 I GZO 通道期間 PBT I 應力。

圖 2 ： I GZO 的失敗時間TFTs（ 12 nm 厚的非晶 I GZO 膜）基於不同的柵介質。如圖所示的工作條件下，柵介質優化使壽命從 20 天左右提高到 1 年左右。最終目標是 5 年（如 2021 年 I EDM 所示）。

I MEC 團隊已經將這些多重降解機制組合成一個模型，這使得在目標操作條件下預測 I GZO TFT 壽命成爲可能。該模型被認爲是適合實驗數據，可以用來提出優化，以提高壽命。例如，通過減少柵介質厚度，預測的失效時間可以從約 20 天提高到約一年。

結論

對基於 IGZO 的 DRAM 單元體系結構和集成的改進使 2T0C DRAM 存儲單元具有> 103保留，無限的持久性和柵極長度縮放到 14 nm 。這些規格使得無電容 IGZO - DRAM 成爲實現高密度 3D DRAM 存儲器的合適候選。對 I GZO TFT 可靠性的新見解補充了設備的改進，揭示了 PBT I 的不同降解機制。這些形成了一個精確的模型，可以預測的壽命的 DRAM 存儲器的關鍵部件的關鍵成分。