5g协议栈结构（5GeMBB场景下LDPC编码）

5g协议栈结构（5GeMBB场景下LDPC编码）2.可选块长度1.基本块长度Type 1模式本文对奇偶校验矩阵（PCM：parity check matrix）H使用以下结构，H表示QC-LDPC码。eMBB编码方案支持的块大小可以分为两类。

在eMBB场景下，Turbo、LDPC和Polar是候选编码方案，LDPC是唯一能够满足eMBB要求的编码方案。诺基亚公司针对eMBB的LDPC设计，提出了两种类型的编码方案。首先，提出了一种支持高吞吐量的Type1 LDPC方案，以保证信道编码设计的未来兼容性。其次，提出了支持增量式冗余（IR）HARQ的Type2 LDPC方案，并提出将其作为一种UE能力来考虑。

LDPC是一种非常成熟的编码方案，已经被许多其它标准所考虑。与所有其他编码方案相比，LDPC所具有的关键优势之一是实现中编码方案的灵活性以及具有竞争力的性能。如果实现要求是支持非常低的能量消耗，LDPC就有能力通过物理优化电路来实现。同样，如果目标是获得高吞吐量，那么相同的LDPC码可以用于完全并行化的实现。LDPC实现还可以支持更细粒度的块大小和码率。

一般来说，灵活性和实现效率（考虑到更高的吞吐量和能源效率）是两个相互冲突的目标。

LDPC有不同的设计风格，每一种都有不同的优点。众所周知，准循环（QC：quasi-cyclic）LDPC码是最真实的类型，并且与其他变体相比提供较低的编码/解码复杂度。

Type 1模式

本文对奇偶校验矩阵（PCM：parity check matrix）H使用以下结构，H表示QC-LDPC码。

eMBB编码方案支持的块大小可以分为两类。

1.基本块长度

2.可选块长度

这种方法背后的思想是保证高吞吐量以满足eMBB的高吞吐量需求。此外，定义这种类型的分离将有助于将来在需要时改进信道编码规范。支持代码块大小的更细粒度可以是UE能力，并被分类为选项块长度支持。

奇偶校验矩阵是为码率和块大小设计的，如表1所示。总共有18个PCM。但是，它们的设计方式是，1/3、1/2和1/6的码率属于单个PCM系列（例如：编码系列1.a），而5/6、3/4和2/3的码率属于另一个系列（例如：编码系列1.b）。此外，通过优化重用基本PCM、重复和以最接近的码速率从PCM穿孔技术来支持所有其他码速率。

更高的编码速率

PCM相互链接，以确保支持多个代码速率的实现工作量最小。通过使用类似的重用方法，ieee802.11ad实现工作对所有代码速率都有非常高的吞吐量。特别地，rate 3/4和2/3 PCM重用相应的更高速率PCM。相同的程序适用于所有其他块大小。这也可用于生成PCM或其他码率，但建议仅用于高于速率½的码率。

较低的编码率

对于较低的速率，PCM之间的关系相似。rate 1/6的PCM被假定为基本PCM，并且rate 1/3和1/2被生成，提供类似的重用技术。这种类型的重用将确保将来的兼容性和实现好处。

对于eMBB来说，更细的粒度不是关键的设计考虑因素，通常会导致NR系统的过度设计。然而，由于LDPC码能够通过模提升和许多其它技术来支持许多码块长度，因此可以将一组其它块大小定义为可选码块支持。额外的代码块大小可以如下定义，以提供更精细的粒度，并被视为UE能力。

对于Type1编码方案，Chase-combined（CC）HARQ是主要的重传技术。允许使用较大TB来支持高数据速率，基于LTE循环缓冲区的IR-HARQ方案可以消耗大量内存，因为母码具有较低的码速率，并且存储将在第二传输中使用的附加奇偶校验位。此特性对所有候选编码都有效。在这里，通过将低速率PCM限制为较短的块大小来考虑额外的预防步骤，从而避免不必要的内存消耗。所以，只有当设备能够处理更高的内存需求时，才会支持增量冗余（IR）HARQ方案。一如既往，UE能力特征应通过RRC信令指示给基站。

Type2模式

在Type2方案中提出了IR-HARQ支持。当吞吐量要求适中，内存要求可控时，IR-HARQ的增益可以实现。这是不是绑定到所有UE的可选特性，并且有能力的UE可能能够支持该特性。这里有两种方案：

方案一

速率兼容PCM是基于图3（a）所示的几个子组件设计的。用于第一次变速器的动力系统控制模块（动力系统控制模块）可以是前面描述的Type1动力系统控制模块。子组件A通过简单修改重用D的行/列来定义，例如稀疏性和循环移位，如图3（b）中的示例，子组件Z可以是零矩阵，I可以是单位矩阵。其基本思想是在满足Type1编码方案性能的前提下，生成一个码率较低的母码。速率兼容的母PCM可以用来支持IR-HARQ。例如，当[D P]等于为rate 2/3定义的、编码块大小为5040的PCM时，速率兼容PCM的速率和维数为速率½，编码块大小为7560，在第二次传输中，我们最多可以传输2520位。实际上，A的生成可以通过基于任何优化PCM的简单修改来生成，例如前面章节中的多个系列的PCM。

方案二

增加增量信息的另一种方法是根据重叠的PCM传输新的奇偶校验位，而不是扩展原来的PCM。重叠的PCM是通过向主要使用的PCM添加多个权重重叠来生成的，从而将其转换为“weight 2”PCM。IR比特通过改变IR级之间的重叠权重来实现。获得一组新的奇偶校验位，将其发送到接收侧以帮助初始码字解码。根据重叠的位置，除了初始方比特之外，还可以获得新的奇偶校验比特的全部或部分集合，因此，允许根据可用的重传资源来调整重传比特的量。一个例子如图4所示。

对于Type2方案，使用与Type1方案中所解释的类似的方法来提供关于块大小的更细粒度。

代码设计和经得起未来考验的灵活性

NR eMBB的LDPC码在大多数LTE MCS情况下必须优于LTE Turbo码。这意味着NR LDPC码设计必须支持所有LTE MCS情况和额外的MCS，以满足NR eMBB需求，优于LTE编码方案，并在衰落信道和高速等NR环境中获得良好的性能。

NR方案与迄今为止采用LDPC码的无线系统非常不同。例如，11-n LDPC码仅支持码速率和码长的12种组合，其中码速率高于1/2并且码长相对较小。现有的LDPC码不能直接用于NR情况，因为它们不适合在整个NR情况下进行距离和长度自适应。

类11-n LDPC码

华为提出一个类似11-n的LDPC码设计，它涉及一个类似于raptor的基矩阵扩展。华为并对该方案进行了仿真，并将20次迭代的分层最小和LDPC解码器与8次迭代的MLM Turbo解码器进行了比较。结果，如图5-6所示，8次迭代MLM Turbo解码器优于11-n类LDPC方案的所有码长和码率。

对于rate1/3和8/9，LDPC码和LTE Turbo码之间的性能差距相对较小，但是对于rate1/2和2/3之间，它变得更宽。这种码速率范围是NR场景中的典型情况。

ME-LDPC码

华为提出的ME-LDPC码设计涉及一组设计良好的基矩阵，以支持所有LTE MCS情况。为了对该方案有一个全面的了解，需要更多的代码设计和速率匹配方案的细节。

图1显示了实现0.01的目标BLER所需的SNR与8位粒度的信息块长度。黑色曲线指的是类似11-n的LDPC设计。从结果可以看出，有一些信息块长度的性能大大下降。由于存在这种性能严重下降的块长度，因此在不影响细粒度要求的情况下设计LDPC编码方案是一个挑战。

IR-HARQ

在NR eMBB场景的宏小区中，某些UE可能比室内或短范围系统（如WiFi场景）经历更糟糕的信道条件。在这种情况下，需要HARQ来提高接收性能。有时需要两个以上的传输来确保良好的通信质量和大覆盖率。在对LDPC IR-HARQ进行了深入研究的基础上，指出LDPC的性能与嵌入式PCM设计密切相关，而嵌入式PCM设计也应支持细粒度。LDPC IR-HARQ的第2甚至第3个传输的性能增益与Turbo码相比几乎没有。

目前只有最小和（MS：Min-Sum）LDPC译码算法已经在商用芯片上实现。华为认为使用MS译码器评估LDPC的性能是很重要的，因为SP译码器和MS译码器的性能是不同的。

MS解码器似乎对一些实现参数敏感，例如MS的类型、用于缩放的归一化因子、偏移，尤其是迭代次数。在低码率和短信息块长度的情况下，MS和SP译码器都需要更多的迭代来收敛性能。图6显示了MS和SP解码器的性能，以及使用不同迭代次数时的性能。

LDPC解码器实现可以实现极高的功率和硬件效率。这些实现大多与为802.11ad、802.11n和10GBaseT（802.3）设计的LDPC码有关。这些方案在灵活性、码率、码长、信噪比范围、无线信道、工作信噪比等方面都与NR方案不同。因此，不能证明NR场景中的类似高效LDPC解码设计是合理的。例如，ME-LDPC码具有比802.11n LDPC码更大的列权重，这将减慢解码器的收敛，从而增加复杂性和时延，并且总体上降低实现效率。为了评估LDCP码实现的可行性，有必要考虑解码器的参考设计，并在此基础上评估性能和实现效率。