台积电5纳米 晶体管密度（台积电新推2nm全环绕栅）

台积电5纳米 晶体管密度（台积电新推2nm全环绕栅）FinFET和另外一种被称为“绝缘体上的硅”(SOI)技术就是被用于抑制短沟道效应，并在过去十年成功给摩尔定律续命的技术。这两种技术分别代表两个大的方向，如下图所示，FinFET就是把栅从一面盖着沟道，变成三面围着沟道，加强栅对沟道的控制能力，从而减小短沟道效应。上面简单的概括了一个管子是怎么样工作的，但是当管子源漏间距离减小，也就是一直提到的晶体管特征尺寸(7nm，5nm之类的)减小以后，原本在长沟道器件中可以忽略的一系列电磁作用变得不可忽略，导致一系列管子特性的恶化，统称为短沟道效应。短沟道效应最大的问题在于管子关不断了。就算栅压为0，在漏极施加的电压同样会形成较大的漏电流，这对大规模集成电路来说是个灾难，因为你光打开电源啥也不干，芯片就那边疯狂发热。要理解短沟道效应，先来看看传统金属-绝缘体-半导体场效应（MOSFET)管的结构NMOS平面场效应管MOS管根据导电沟道掺杂不同分为两种

摩尔定律（Moore's Law）近年来成功地在世界范围内推广传播，哪怕不从事相关行业的人也耳熟能详。

需要说明的是，摩尔定律这个翻译并不准确，其仅是集成电路行业发展规律的一个总结，更准确的翻译是“摩尔规律”。

摩尔定律自提出后便根据不同的集成电路发展方向演变出多种不同的阐述形式，总体上可以概括为集成电路性能每隔一段时间会获得一倍的提升。摩尔定律在被英特尔（Intel）创始人之一戈登·摩尔（Gordon Moore）提出来后的几十年里一直指引着集成电路，尤其是超大规模数字集成电路(比如CPU，GPU等)的发展与演进。摩尔定律的存续在一定程度上依靠着先进半导体工艺的发展，随着近年来工艺发展的阻滞，很多人好奇，摩尔定律走到头了吗？

答案是否定的。台积电近日宣布引入全环绕栅(gate-all-around)技术，并将硅基半导体工艺演进至2nm节点，成功给摩尔定律再续一命。而当前摩尔定律在半导体工艺上的延续，面临着两个巨大的难题：短沟道效应和量子隧穿。

全环绕栅是鳍式场效应晶体管（FinFET）技术的演进，是一种用来抑制短沟道效应的技术。

要理解短沟道效应，先来看看传统金属-绝缘体-半导体场效应（MOSFET)管的结构

NMOS平面场效应管

MOS管根据导电沟道掺杂不同分为两种，一般来说除去衬底外有三个电极，源(Source)，漏(Drain)，栅(Gate)。其中NMOS管的结构如上图所示，源漏极为n掺杂，其载流子为负电荷的电子，而源漏间硅基衬底为p掺杂，载流子是正电荷的空穴，在栅压为0情况下由于pn结势垒的影响NMOS管处于无法导电的关断状态。而当在栅极施加正的电压(对于p管相反)值超过一个阈值时，会将足够多的电子吸引到靠近栅极的衬底上，从而形成以电子为多子的导电沟道，此时NMOS管处于打开状态，在源漏上的压差可以形成漏极电流。

上面简单的概括了一个管子是怎么样工作的，但是当管子源漏间距离减小，也就是一直提到的晶体管特征尺寸(7nm，5nm之类的)减小以后，原本在长沟道器件中可以忽略的一系列电磁作用变得不可忽略，导致一系列管子特性的恶化，统称为短沟道效应。短沟道效应最大的问题在于管子关不断了。就算栅压为0，在漏极施加的电压同样会形成较大的漏电流，这对大规模集成电路来说是个灾难，因为你光打开电源啥也不干，芯片就那边疯狂发热。

FinFET和另外一种被称为“绝缘体上的硅”(SOI)技术就是被用于抑制短沟道效应，并在过去十年成功给摩尔定律续命的技术。这两种技术分别代表两个大的方向，如下图所示，FinFET就是把栅从一面盖着沟道，变成三面围着沟道，加强栅对沟道的控制能力，从而减小短沟道效应。

而SOI则是在沟道下方生长额外的绝缘体层，让沟道自身的特性理想化，从而抑制短沟道效应。目前SOI最新技术可以把晶体管特征尺寸降到22nm。相比FinFET，SOI晶体管的模拟性能要好得多，尤其是在微波毫米波频段上比起FinFET有绝对优势。

上面说到FinFET实际上是增强了栅的控制力，但是到了2nm/3nm节点上，短沟道效应又嚣张起来了。而全环绕栅技术是FinFET的演进版本，受到了来自台积电和三星的一致背书。这里盗一个三星的广告图，示意了FinFET到全环绕栅的演进，概括来就是:三面不够，四面来凑。

继续给摩尔定律续命现在可以预见面临两个问题。

一是继续降低特征尺寸，带来的性能提升可能无法抵消成本提升。全环绕栅技术肉眼可见地提高了工艺难度，带来的成本增加可能会比较恐怖，因此客户可能会越来越少，最后击垮技术发展的可能会是市场(尤其是现在大部分集成电路的主流生产工艺早停留在28，40，65甚至90nm节点上，同时需要说明的是，现在先进制程的特征尺寸，可以看成是一个“商标”，不代表实际栅长。)

第二就是目前无法逾越的理论极限，量子隧穿效应带来的漏电流。继续降低特征尺寸，如果在保证控制好短沟道效应的情况下，也是不可行的。1nm工艺节点下硅大概就10个原子，继续降低特征尺寸，硅原子数量变少的直接后果就是势垒越来越低，越来越多的电子可以获得足以跨越势垒的能量，从而形成漏电流。这个效应目前理论上无解，或将最后终结人类在通过降低晶体管特征尺寸给摩尔定律续命上的所有努力。