设计数字电路时应该注意哪些问题（数字电路在设计当中）
设计数字电路时应该注意哪些问题（数字电路在设计当中）在一个系统中或在一个整体中，我们往往定义了一些参考点，就像我们常常说的海平面，在单片中也是如此，我们无论说是高电平还是低电平都是相对来说的。另一个方面是OC或OD输出的电路，使用上拉电阻后具有节能的效果。因为关断后它是具有获得高电平时的电流几乎为0。如OC或OD电路要控制一个电平就是通过它这个开关的通断来实现的。有在上拉电阻的情况下，开关接通，得低电平；开关切断，得高电平。这样，为了防止电路失控的情况下仍然是有效电平，那么当然是低电平有效才更“保险”了。结构上，象OC电路那样，由于集电极更难击穿，所以，也更不容易损坏。对于其它图腾柱输出的电路，虽然0和1都有同样的风险，但应用中还是有人愿意加一个上拉电阻，以取得类似OC或OD输出的效果。
为什么总是低电平有效？它是由常用的电路结构所决定的，低电平时电路往往有较高电平时更低的环路阻抗，而低阻抗则意味着抗干扰能力更强。
你可能已经学习了这样的一条PCB布线规则：
在条件许可的情况下，高电平有效线要尽量缩短，低电平有效线则尽量延长。
这一条规则的存在基础就是基于低电平时环路阻抗比较低，抗干扰能力比较强才起来的。、
举个栗子如OC或OD电路要控制一个电平就是通过它这个开关的通断来实现的。有在上拉电阻的情况下，开关接通，得低电平；开关切断，得高电平。
这样，为了防止电路失控的情况下仍然是有效电平，那么当然是低电平有效才更“保险”了。结构上，象OC电路那样，由于集电极更难击穿，所以，也更不容易损坏。
对于其它图腾柱输出的电路，虽然0和1都有同样的风险，但应用中还是有人愿意加一个上拉电阻，以取得类似OC或OD输出的效果。
另一个方面是OC或OD输出的电路，使用上拉电阻后具有节能的效果。因为关断后它是具有获得高电平时的电流几乎为0。
高阻态到底什么意思在一个系统中或在一个整体中，我们往往定义了一些参考点，就像我们常常说的海平面，在单片中也是如此，我们无论说是高电平还是低电平都是相对来说的。
在51单片机，没有连接上拉电阻的P0口相比有上拉电阻的P1口在I/O口引脚和电源之间相连是通过一对推挽状态的FET来实现的，51具体结构如下图。
组成推挽结构，从理论上讲是可以通过调配管子的参数轻松实现输出大电流。
提高带载能力，两个管子根据通断状态有四种不同的组合，上下管导通相当于把电源短路了，这种情况下在实际电路中绝对不能出现。
从逻辑电路上来讲，上管开-下管关开时IO与VCC直接相连，IO输出低电平0 这种结构下如果没有外接上拉电阻，输出0就是开漏状态(低阻态)。
因为I/O引脚是通过一个管子接地的，并不是使用导线直接连接，而一般的MOS在导通状态也会有mΩ极的导通电阻。
无论是低阻态还是高阻态都是相对来说的，把下管子置于截止状态就可以把GND和I/O口隔离达到开路的状态，这时候推挽一对管子是截止状态，忽略读取逻辑的话I/O口引脚相当于与单片机内部电路开路，考虑到实际MOS截止时会有少许漏电流，就称作“高阻态”。
由于管子PN节带来的结电容的影响，有的资料也会称作“浮空”，通过I/O口给电容充电需要一定的时间，那么IO引脚处的对地的真实电压和水面浮标随波飘动类似了，电压的大小不仅与外界输入有关还和时间有关，在高频情况下这种现象是不能忽略的。
卧龙会，卧虎藏龙，IT高手汇聚！由多名十几年的IT技术设计师组成，欢迎关注！
