发热量小的5g芯片：华为中科院前沿3D

发热量小的5g芯片：华为中科院前沿3D沟道长度50nm的CAA IGZO FET器件的转移曲线及截面电镜图（图片来源：中科院微电子研究所）据中科院微电子研究所此前的文章介绍，在IEDM 2021（International ElectronDevices Meeting）上，中科院微电子研究所某团队联合华为/海思团队，首次提出了新型垂直环形沟道器件结构（CAA），据称，该结构有效减小了器件面积，且支持多层堆叠，通过将上下两个CAA器件直接相连，每个存储单元的尺寸可减小至4F2，使IGZO-DRAM拥有了密度优势，有望克服传统1T1C-DRAM的微缩挑战。技术背景TECH 的报道指出，假设有效器件面积为50×50nm2（平方纳米）以下，IGZO厚度为3nm，使用HfOx绝缘膜的IGZO-FET在32.8μA/μm（Vth 1V）。它具有出色的温度稳定性和可靠性，在-40°C至120°C的范围内已确认PBTS（正栅极偏置温度负载）

据日媒TECH 23日消息，华为即将公布其与中科院微电子研究所合作开发的3D DRAM技术。

华为的此次公布将定在6月13日至17日在夏威夷举办的集成电路领域顶级会议VLSI Symposium2022上，将以演讲的形式介绍论文，VLSI全称为Very-large-scale integration，中文可以理解为「超大规模集成电路技术与电路研讨会」。

据悉，华为与中科院微电子研究所合作开发了基于铟镓锌氧（IGZO，由In、Ga、Zn、O组成的透明氧化物）材料，采用垂直环形沟道器件结构（CAA，Channel-All-Around）晶体管（IGZO-FET）的3D DRAM技术，据称，其在温度稳定性和可靠性方面表现出色。

CAA型IGZO FET垂直截面SEM图像和EDX可视化元素分布（图片来源：VLSI symposium）

技术背景

TECH 的报道指出，假设有效器件面积为50×50nm2（平方纳米）以下，IGZO厚度为3nm，使用HfOx绝缘膜的IGZO-FET在32.8μA/μm（Vth 1V）。它具有出色的温度稳定性和可靠性，在-40°C至120°C的范围内已确认PBTS（正栅极偏置温度负载）特性。

据了解，IGZO是一种已知的氧化物，由日本东京工业大学的细野教授于2004年生产并发表在《自然》杂志上。TECH 的报道表示，中国人（华为与中科院微电子研究所）在受到美国政府半导体技术禁运的情况下，从事如此尖端的半导体研究，还以30%的接受率被国际会议采用，这令人惊讶。

据中科院微电子研究所此前的文章介绍，在IEDM 2021（International ElectronDevices Meeting）上，中科院微电子研究所某团队联合华为/海思团队，首次提出了新型垂直环形沟道器件结构（CAA），据称，该结构有效减小了器件面积，且支持多层堆叠，通过将上下两个CAA器件直接相连，每个存储单元的尺寸可减小至4F2，使IGZO-DRAM拥有了密度优势，有望克服传统1T1C-DRAM的微缩挑战。

沟道长度50nm的CAA IGZO FET器件的转移曲线及截面电镜图（图片来源：中科院微电子研究所）

同一个大会上，其他前沿存储技术也值得关注

同样在VLSI Symposium2022上，与存储相关的论文还包括：

IBM的具有双自旋力矩磁结的MRAM

斯坦福大学的基于GST（Ge 2 Sb 2 Te 5）的超晶格相变存储器

三星电子的16GB 1024GB/s HBM3 DRAM

英特尔的采用4nm CMOS的高效宽带6T SRAM设计

Meta的7nm SRAM（使用AR应用程序的连续访问模式将访问功率降低58%）

佐治亚理工学院的「使用脉宽调制输入的无AD转换器的 Compute-in-Memory (CIM) 宏」

P.S.：文章内很多技术内容都由日文简单翻译而来，或有些翻译错误或翻译不到位的问题，有兴趣了解详情的读者，可点击「阅读原文」查看日文报道。