英特尔最新芯片是多少nm（英特尔流产的10nm曝光）
英特尔最新芯片是多少nm（英特尔流产的10nm曝光）以前的 IVR 设计，特别是 Haswell 上的设计，使芯片变得特别热，因为 CPU 冷却器现在必须处理来自稳压器和 CPU 内核、集成显卡和 CPU 缓存组合的热量。从英特尔的角度来看，这种方法很有意义，可以显着改善芯片的电压余量和温度限制。由于笔记本电脑上的 CPU 散热器比台式机散热器小得多，因此CPU 需要具有尽可能高的热效率。将 IVR 移至单独的芯片即可做到这一点，并将热量分散到不同的区域，从而使 CPU 冷却器能够更有效地处理热传递。IVR 于 2013 年首次在英特尔的第四代 Haswell 架构中首次亮相。IVR 改变了主板和处理器处理电力传输的方式。它将CPU电压调节直接从主板转移到CPU芯片中。英特尔表示，这大大简化了Haswell 平台的供电设计，IVR 能够将主板上的五个稳压器替换为 CPU 内部的一个。这种设计的另一个好处包括对处理器进行更细粒度的电压控制。但
近日，网上出现了基于Cannon Lake架构的英特尔 CPU 样本，设计为 10nm 芯片的 CPU采用了三芯片设计。或许英特尔将会在其未来的处理器中采用小芯片/混合设计。
YuuKi_AnS透露的图片显示，上述 SKU 是仅供内部使用的“特殊样品”系列的一部分。由于该特定芯片从未零售，我们可以假设这些特殊芯片并非用于大众营销，而是用于测试和内部测试目的。
根据Angstronomics 的 SkyJuice分析，这里的 CPU 示例图片是一个 3-die MCP（多芯片处理器），采用 BGA1392 封装，尺寸为 28mmx16.5mm。封装上有三个小芯片，10nm CPU 芯片是这三个芯片中最大的，尺寸为 70.5mm2，其次是尺寸为 46.17mm2的 PCH 芯片，最后是尺寸为 13.72mm2的McIVR 芯片。
第三个小芯片用作 CPU 的集成稳压器 (IVR)，该功能起源于几年前英特尔的Haswell（和Devil's Canyon ）第四代 CPU 架构。但由于有额外的芯片，Cannon 的实现被称为多芯片集成稳压器 (McIVR)。McIVR本应处理两个小芯片之间的电压调节，但英特尔此后又选择了 FIVR，并且还在考虑将 DLVR 用于他们的一些下一代设计。
IVR 于 2013 年首次在英特尔的第四代 Haswell 架构中首次亮相。IVR 改变了主板和处理器处理电力传输的方式。它将CPU电压调节直接从主板转移到CPU芯片中。
英特尔表示，这大大简化了Haswell 平台的供电设计，IVR 能够将主板上的五个稳压器替换为 CPU 内部的一个。这种设计的另一个好处包括对处理器进行更细粒度的电压控制。但最终，处于未知的原因，英特尔在第五代 Broadwell 芯片之后取消了所有主流桌面架构上的 IVR。然而，我们认为它的移除与热问题和芯片尺寸限制有关。尽管如此，IVR 在 Haswell 之后重新出现在其他架构中，包括一些移动架构和英特尔的Skylake-X HEDT 架构。
英特尔也计划将 IVR 集成到其 Cannon Lake 移动处理器中，这个原型就是这个想法的证明。但是，IVR 在 Cannon Lake 中的独特之处在于它的多芯片实现。
从英特尔的角度来看，这种方法很有意义，可以显着改善芯片的电压余量和温度限制。由于笔记本电脑上的 CPU 散热器比台式机散热器小得多，因此CPU 需要具有尽可能高的热效率。将 IVR 移至单独的芯片即可做到这一点，并将热量分散到不同的区域，从而使 CPU 冷却器能够更有效地处理热传递。
以前的 IVR 设计，特别是 Haswell 上的设计，使芯片变得特别热，因为 CPU 冷却器现在必须处理来自稳压器和 CPU 内核、集成显卡和 CPU 缓存组合的热量。
英特尔 Cannon Lake-Y 10nm CPU 系列仅发布了两个 SKU，即 Core i3-8121U 和 M3-8114Y。两者都包含 2 个具有 4 个线程的 Palm Cove 内核，但它们仅在少数笔记本电脑和 NUC 中提供。
遗憾的是，这种三芯片设计从未上市。10nm Cannon Lake CPU 是第一个在 10nm 工艺节点上制造的芯片，但由于与产量相关的几个问题，当行业发展时，CPU 就进入了市场。因此，英特尔自己尝试在未来几年内迅速用 Ice Lake 和 Tiger Lake CPU 取代这个家族，这意味着 Cannon Lake 的寿命很短。
英特尔的10nm之路英特尔最早公布10nm工艺是在2015年7月。当时，英特尔指出此项工艺存在Multi-patterning缺陷密度高、良率低的问题。而且，10nm（品名：Cannon Lake）的量产时间是在2017年的下半年，相对原计划晚了一年左右。
2018年年初，英特尔表示：“Cannon Lake已经开始小规模量产，2018年下半年计划开始量产”。但是，2018年4月，英特尔又公布说：“由于良率较低，10nm工艺CPU的量产推迟到2019年”。后来，2019年量产了第二代10nm工艺（注意，不要与10nm 工艺混淆），与首代10nm工艺技术相比，很多方面都有明显的优势。
英特尔本身应该在2015年（首次正式公布10nm的时间）甚至之前就已经了解10nm工艺的优缺点。在充分了解了风险的基础上，英特尔认识到必须要在未来数年内大批量生产与成本、性能、市场投入时间相匹配的CPU。
于是，在2016年年初，英特尔新发布了新的基本理念，目的是为了导入新工艺技术、微架构。也就是说，延续了十年的“Tick-Tock模式寿终正寝，新的“PAO（Process-Architecture-Optimization，制程-架构-优化）”开始上场。即，通过长期优化微架构，反复改善工艺技术、产品设计。
Brookwood表示，十年来“Tick-Tock”充分发挥了其作用。但是，在14纳米中稍微“跌了个跟头”，导致量产时间延迟一年，而且在10纳米工艺中彻底“崩塌”。另一方面，台积电却保持两年更新一次的步调，虽然台积电的性能提高速度不太快，但性能预测的准确度却极高。实际上，在英特尔还在14纳米“徘徊”的时候，AMD几乎已经将所有系列的产品委托给台积电的7纳米工艺生产。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
