简单理解setup和hold（深入浅出谈谈Setup和Hold）

简单理解setup和hold（深入浅出谈谈Setup和Hold）图1为触发器的简要示意图。T1和T4同时导通，T2和T3同时导通，且T1、T4和T2、T3导通状况互反。其中T1、T2、T3、T4均为传输门（关于传输门可以翻看相关电路方面资料，这里暂不涉及具体内容），均为电平敏感，所以所谓的时钟跳变可以理解为高低电平的相互跳变所致。而电路中实际的延时信息主要由于电信号导通时通过电子器件时耗费的时间。图1 触发器示意图 本文将对setup和hold的实质简要归纳总结，如有不当，敬请指教。Introduction1. 触发器原理

本文作者：孙健 EETOP username:sunjianty

本文为作者在EETOP上关于setup 和hold的两个帖子的最新修改和总结。

---

Abtract

在后仿真过程中经常会遇到关于setup和hold violation的问题，但是关于setup和hold time的产生原因和由来很少有人细究。

本文将对setup和hold的实质简要归纳总结，如有不当，敬请指教。

Introduction

1. 触发器原理

图1 触发器示意图

图1为触发器的简要示意图。T1和T4同时导通，T2和T3同时导通，且T1、T4和T2、T3导通状况互反。其中T1、T2、T3、T4均为传输门（关于传输门可以翻看相关电路方面资料，这里暂不涉及具体内容），均为电平敏感，所以所谓的时钟跳变可以理解为高低电平的相互跳变所致。而电路中实际的延时信息主要由于电信号导通时通过电子器件时耗费的时间。

图5 setup time为负值时序

Conclusion

通过此处对setup和hold的简要阐述，希望能够加深对这些基本概念的了解，文中若有不当之处敬请指出，不胜感激。