模拟集成电路的分析与设计pdf（集成电路工艺设计微缩的规律被量化）

模拟集成电路的分析与设计pdf（集成电路工艺设计微缩的规律被量化）本文摘译自Computer History Museum（CHM）。原文网址为：https://www.computerhistory.org/siliconengine/scaling-of-ic-process-design-rules-quantified/。如有错误和不妥，敬请指正。Playstation 3的Cell处理器，由234 000 000个晶体管组成1985年到2000年间的DRAM最小功能单元尺寸缩减曲线1976年，日本通商产业省（Ministry of International Trade and Industry，MITI）组织日立、NEC、富士通、三菱和东芝成立了一个联盟——超大规模集成电路技术研发联盟，旨在利用工艺微缩理论整合日本光学和超净制造方面的优势力量，在1980年前加入到全球64K动态随机存储器（DRAM）的竞赛中。数量巨大的晶体管集成到一起，其功耗

IBM研究员罗伯特·登纳德关于MOS存储器工艺微缩的论文加速了缩小尺寸、制造越来越复杂集成电路的全球竞赛。

IBM的研究员罗伯特·登纳德，1980年代中期

1960年代，光刻技术的进步带来的掩膜尺寸线性缩小快速提升了集成电路的速度并降低了其成本。1962年，美国无线电公司研发实验室的托马斯·斯坦利发表了一篇分析文章指出，工艺尺寸缩小对金属氧化物半导体（MOS）晶体管尤其有效，因为其尺寸、门的长度都处在一个平面内，不像双极型器件有垂直面。

1972年，加州理工的布鲁斯·霍内森（Bruce Hoeneisen）和卡弗·米德（Carver Mead）以及IBM的罗伯特·登纳德（Robert Dennard）和同事们曾经发表文章讨论过工艺微缩的原理。但登纳德等人1974年的文章才引起了产业界的重视，对微电子产业界产生了重大影响。他们注意到晶体管平面尺寸缩小的系数，就是（设计的）加速系数。在IBM的MOS存储器最小加工尺寸是5微米的时候，他们已经给出了几分之一微米尺度的情形（一根头发的直径是50到100微米）。登纳德等人的论文首次把几何尺寸的缩小，与功耗降低和性能提升关联起来。这为戈登·摩尔的“摩尔定律”提供了科学依据。

1985年到2000年间的DRAM最小功能单元尺寸缩减曲线

1976年，日本通商产业省（Ministry of International Trade and Industry，MITI）组织日立、NEC、富士通、三菱和东芝成立了一个联盟——超大规模集成电路技术研发联盟，旨在利用工艺微缩理论整合日本光学和超净制造方面的优势力量，在1980年前加入到全球64K动态随机存储器（DRAM）的竞赛中。数量巨大的晶体管集成到一起，其功耗问题加速了互补氧化物金属半导体（CMOS）技术的普及。CMOS制造工艺尺寸持续缩小，到2006年已经小于100纳米，这时候IBM、索尼和东芝为Playstation 3制造的“细胞”（Cell）处理器，已经继承了2亿3千4百万（234 000 000）个晶体管。

采用小于100纳米工艺的CMOS晶体管的扫描电镜照片

Playstation 3的Cell处理器，由234 000 000个晶体管组成

本文摘译自Computer History Museum（CHM）。原文网址为：https://www.computerhistory.org/siliconengine/scaling-of-ic-process-design-rules-quantified/。如有错误和不妥，敬请指正。