srm型智能控制开关操作（獨特的設計使全電氣控制）

srm型智能控制开关操作（獨特的設計使全電氣控制）圖 1 ：可以存儲數據的域牆設備的原理圖（頂部），但也完全電動運輸；（下）設想的應用，從左到右：賽道記憶，自旋扭矩大部分門超越 CMOS 邏輯器件，神經形態計算的突觸權重發生器（如在 2021 年 I EDM ）。當目標可擴展， CMOS 兼容的邏輯和存儲器的設備，全電氣控制的納米級域設備是必不可少的。一種有吸引力的方法是使用磁性隧道結。(MTJs)用於電氣讀寫。在磁隨機存儲器（ MRAM ）技術發展的背景下，人們對 MTJ 進行了大量的研究和優化。它們由夾在磁性固定層和磁性遊離層之間的薄介電層（ MgO ）組成。MRAM 的自旋轉移轉矩（ State Street Corporation ）變體使用電流來切換自由層（通常爲鐵磁 Co FeB ）的磁化強度。讀數是通過測量隧道磁電阻的MTJ通過將電流通過結因此，有一個平臺，邏輯和內存可以連接（沿相同的磁道）提供了一種方法，以超越傳統的馮諾依

用於邏輯和存儲器應用的磁疇壁器件的前景

雖然半導體行業繼續推動摩爾定律進入下一個十年，但全世界的研究機構和學術界都在探索超越尺寸縮放的方法，以在每個領域封裝更多功能。一種很有前途的方法功能縮放是一個域壁器件：一個設備，在磁疇中的信息編碼。具有不同磁化強度的相鄰磁疇（表示爲“ 1 ”或“ 0 ”）被磁疇壁隔開。讀寫這些域以及將域牆從輸入傳輸到輸出的能力爲構建邏輯和內存設備提供了有趣的基礎。

邏輯應用的先決條件是能夠以非常高的速度在輸入和輸出之間以及在不同邏輯門之間傳輸信息。這就要求磁疇壁在磁性材料軌道內快速運動。在這種情況下，它們可以用作多數門器件甚至更復雜的邏輯電路的積木。多數門是返回“真”（或“ 1 ”）的“民主”裝置。如果他們的輸入超過 50 %是真的。在最簡單的實現中，它們使用三個輸入和一個輸出。

在內存的上下文中，域牆設備已較早地被提出作爲賽馬內存的使能者-一個非易失性內存的概念，其中域牆被路由通過一個磁道朝向選定數量的寫和讀元素。這些存儲器可以潛在地達到極高的密度，這個指標現在完全由用於磁道的材料決定。

因此，有一個平臺，邏輯和內存可以連接（沿相同的磁道）提供了一種方法，以超越傳統的馮諾依曼架構，其中數據存儲和計算是物理分離。這意味着該技術也有望實現神經形態內存計算。

挑戰：全電讀寫概念

將磁疇壁器件用於邏輯和存儲器應用的想法可以追溯到幾十年前。自旋電子學的專家們在理論和實驗室中探索了不同的器件概念。然而，他們的工作主要集中在探索機制，在不同的材料，使有效和快速域壁運動。同時，在納米尺度電讀寫疇壁的更新方法上創新較少。他們主要依靠使用外部磁場進行書寫，以及磁成像技術進行閱讀。

當目標可擴展， CMOS 兼容的邏輯和存儲器的設備，全電氣控制的納米級域設備是必不可少的。一種有吸引力的方法是使用磁性隧道結。(MTJs)用於電氣讀寫。在磁隨機存儲器（ MRAM ）技術發展的背景下，人們對 MTJ 進行了大量的研究和優化。它們由夾在磁性固定層和磁性遊離層之間的薄介電層（ MgO ）組成。MRAM 的自旋轉移轉矩（ State Street Corporation ）變體使用電流來切換自由層（通常爲鐵磁 Co FeB ）的磁化強度。讀數是通過測量隧道磁電阻的MTJ通過將電流通過結

圖 1 ：可以存儲數據的域牆設備的原理圖（頂部），但也完全電動運輸；（下）設想的應用，從左到右：賽道記憶，自旋扭矩大部分門超越 CMOS 邏輯器件，神經形態計算的突觸權重發生器（如在 2021 年 I EDM ）。

雖然優秀的讀寫，傳統的道富公司- MRAM 材料棧的實際域牆設備操作構成嚴重的限制。在鐵磁性 Co FeB 中，疇壁速度太低，不適用於邏輯應用。此外，挑戰仍然存在的蝕刻圖案步驟在MTJ‘支柱’製造工藝。的 Co FeB 層是非常容易受到腐蝕破壞，這將另外妨礙磁疇壁內的軌道的運輸。

I mec 的方法：一MTJ具有混合自由層的堆

I MEC 已經克服了實際實現域牆設備的挑戰，提供了一套完整的組件來讀取，寫入和傳輸信息的電氣和建立行業相關的設備。關鍵的創新是設計的混合自由層：第二個自由層專門用於域壁傳輸被納入到一個傳統的MTJ斯塔克新設計充分利用了這兩MTJ技術開發（用於高效讀寫操作）和傳輸材料優化（用於快速域壁運動）。

第一自由層（ Co FeB ）用於有效地寫域通過道富公司，與域牆也被注入到第二個自由的“傳輸”層。該層可以是鐵磁體或反鐵磁體（如 Pt / Co / Ru / Co ）。在自由層之間的額外間隔可以在兩層之間實現有效的鐵磁耦合。在自旋軌道轉矩（ SOT ）的驅動下，疇壁沿共享軌道高速運動。檢測在輸出（讀數）是由可靠的隧道磁電阻啓用。

圖 2 ：域壁器件電控制的混合自由層設計與 I MEC 域壁裝置的 TEM 圖像MTJs用於寫作和閱讀。這MTJs實現一個混合自由層，其中一層用於寫和讀，另一層爲支持 SOT 的域牆傳輸（如 2021 年 I EDM 所示）。

這種新的全電概念還允許克服關鍵的集成挑戰有關的MTJ蝕刻圖案步驟。即使第一層被圖案化步驟損壞，疇壁仍然可以在底部傳輸層內移動，該底部傳輸膜更能屏蔽蝕刻步驟。此外，設備內置在 i mec 的 300 毫米晶圓設施，使用標準工藝的 MRAM 技術-在很大程度上促進工業採用該技術。

在 2020 I EDM 上， i mec 團隊首次證明了將這些磁疇壁器件用於邏輯應用的概念。幾個MTJs 作爲邏輯輸入，被配置爲提供簡單的 AND 和 OR 邏輯門。

E . Raymenants 等人在 2021 年 I EDM 特邀論文《磁疇壁：從物理到器件》中回顧了這些最新的發展。關鍵的結果也被描述在自然電子學論文‘納米尺度域壁器件與磁隧道結讀寫’由 E . Raymenants 等。

展望：邁向全功能、真實世界邏輯、存儲器和存儲器內邏輯電路

要將磁疇壁器件引入商用產品，還有很長的路要走。2021 年 I EDM 論文描述了團隊朝着構建更復雜的超越 CMOS 邏輯電路邁出的第一步。在這項研究中，上述的基本構建塊實現在更復雜的邏輯幾何形狀，以暸解更多關於這些結構內的域壁運動。這種幾何形狀的一個例子是實現自旋轉矩多數門(STMG) 由三個輸入組成MTJs而一個輸出MTJ.這四MTJs共享一個十字形域牆軌跡。該團隊不僅可以證明磁道內的疇壁運動（與磁成像觀測一致），他們還可以證明這種設計使扇出操作。扇出操作是指一個或多個邏輯門的輸出信號可以作爲相鄰門的輸入信號，這是邏輯電路操作的關鍵要求。

圖 3 ：在十字形納米器件中通過電讀出（ TMR ）觀察到的扇出操作的演示，通過微磁模擬和微尺度器件中的磁成像技術（如 2021 年 I EDM 所示）。

額外的研究計畫，以準備全功能的高密度賽馬場記憶。在未來，新的架構和算法的域牆爲基礎的邏輯在內存設備將需要開發。

結論

在 2021 年 I EDM 上， i mec 回顧了其在用於邏輯和內存功能擴展以及神經形態計算的磁疇壁器件方面的工作。內的一種新的自由層設計MTJs證明，以克服國家的最先進的磁疇壁器件的實際限制。在更復雜的邏輯電路中實現器件的初步研究看起來很有前途，爲超越 CMOS 邏輯應用的高能效自旋電子器件鋪平了道路。

致謝

這項工作是作爲 I MEC I IAP 核心 CMOS 計畫和英特爾公司超越 CMOS 計畫的一部分進行的。這項工作的一部分是與大學合作進行的。法國格勒諾布爾阿爾卑斯/尼爾學院。