华为3d立体封装技术进展（芯片堆叠封装结构及其封装方法）

华为3d立体封装技术进展（芯片堆叠封装结构及其封装方法）副芯片堆叠单元具有绝缘且间隔设置的多个微凸点；多个微凸点中的每个与多个键合组件中的一个键合。第一键合层，设置于第一表面上；第一键合层包括绝缘且间隔设置的多个键合组件；多个键合组件中的每个包括至少一个键合部，任意两个键合部绝缘设置，且任意两个键合部的横截面积相同；多个键合组件分别与多个主管脚键合；多个副芯片堆叠单元，设置于第一键合层远离主芯片堆叠单元一侧的表面；

IT之家 5 月 6 日消息，国家知识产权局信息显示，今日，华为技术有限公司公开了“芯片堆叠封装结构及其封装方法、电子设备”专利，公布号为 CN114450786A。

IT之家了解到，专利摘要显示，该申请涉及电子技术领域，用于解决如何将多个副芯片堆叠单元可靠的键合在同一主芯片堆叠单元上的问题。

专利文件显示，芯片堆叠封装结构包括：

• 主芯片堆叠单元，具有位于第一表面上的绝缘且间隔设置的多个主管脚；

• 第一键合层，设置于第一表面上；第一键合层包括绝缘且间隔设置的多个键合组件；

• 多个键合组件中的每个包括至少一个键合部，任意两个键合部绝缘设置，且任意两个键合部的横截面积相同；多个键合组件分别与多个主管脚键合；

• 多个副芯片堆叠单元，设置于第一键合层远离主芯片堆叠单元一侧的表面；

• 副芯片堆叠单元具有绝缘且间隔设置的多个微凸点；多个微凸点中的每个与多个键合组件中的一个键合。