先进封装发展前景（先进封装之互联材料技术）
先进封装发展前景（先进封装之互联材料技术）作者：颜铭翬、张郁苓然而不论是采取哪种技术，势必会面临该采取何种封装型式的问题。 在追求高效能、低能耗的同时，芯片技术也随之精进，使得单位面积的I/O也跟着增加。 传统的打线（Wire Bond）技术已不敷使用。 随之而来，覆晶（Flip Chip）技术在高端产品的应用上越来越多。 不同于打线技术，覆晶的接合方式必须将晶背朝上，以锡球凸块和载板形成互联。 相较于打线技术，由于必须将芯片翻转180°，也因此被赋予「覆晶」这个名字。 在应用上，许多先进封装样式基本上都离不开覆晶的样貌。 不论是三维堆栈（3D Stacking）或是扇出型封装（Fan-OutPackaging），仍然会结合覆晶的技术，并在其他的互联方式上加以变化而产生。 图二为2018~2024年先进封装的收益预测。而当I/O密度更进一步上升时，覆晶技术势必会面临应用上的瓶颈。 目前主流的锡球凸块，又称为C4 （Controll
随着电子材料朝着高效能、低能耗的趋势发展，芯片设计及封装技术需更进一步提升，目标是将多功能的芯片整合到一个极小空间，在高密度I/O需求下，其线宽线距势必缩小。 然而，面临细线宽的高密度互联，目前C4或C2 Bump技术面临使用瓶颈。 铜-铜直接接合为一个解决方案，既不会产生介金属化合物（IMC）或桥接的问题，电性也比銲锡凸块更优越。
随着半导体工艺技术发展以及追求高效能、低能耗且轻薄短小的电子产品，新的芯片设计和封装型式等技术发展已成为不可或缺的要角。 如何更有效地利用有限空间成为产品开发的一大课题。 系统级单芯片（SoC）和系统级封装（SiP）为目前主流的两大技术。 其共同点是皆能将不同功能的元件透过异质整合方式，在单一个封装中呈现完整的系统;不同的地方在于SoC是借由电路设计与模块化后将所有的功能集合到单一芯片中，让SoC拥有高效能、低功耗等优点。
先进封装发展趋势苹果（Apple）于2020年推出的M1芯片即是将CPU和GPU等整合的SoC。 虽然SoC的效能与能耗表现皆相当优异，但其制程与设计相对复杂，使得开发与制造成本高，且后期验证也相对困难。 相较于SoC必须从前段芯片设计开始，SiP虽然在效能上略逊于SoC，但相对的灵活度较高。 透过结合不同的封装型式或是新型式的封装结构设计，将不同功能的芯片甚至是不同代工厂的芯片整合在一起的异质整合技术，形成一个完整的组件。 前面提到的苹果M1 SoC芯片便是透过SiP技术将DRAM与被动元件整合在载板中。 另外在设计验证上，SiP较SoC更具弹性且研发成本更为便宜，因此接受度较高也更为普及。 但如何维持各芯片的性能与降低能耗则是主要的课题。 图一为苹果M1芯片的X-ray CT结果。 透过SoC载板将电容整合在SoC下方，并将DRAM透过BGA与载板整合，减少延迟与能耗。
Apple M1 system-on-chip yole development 2020
然而不论是采取哪种技术，势必会面临该采取何种封装型式的问题。 在追求高效能、低能耗的同时，芯片技术也随之精进，使得单位面积的I/O也跟着增加。 传统的打线（Wire Bond）技术已不敷使用。 随之而来，覆晶（Flip Chip）技术在高端产品的应用上越来越多。 不同于打线技术，覆晶的接合方式必须将晶背朝上，以锡球凸块和载板形成互联。 相较于打线技术，由于必须将芯片翻转180°，也因此被赋予「覆晶」这个名字。 在应用上，许多先进封装样式基本上都离不开覆晶的样貌。 不论是三维堆栈（3D Stacking）或是扇出型封装（Fan-OutPackaging），仍然会结合覆晶的技术，并在其他的互联方式上加以变化而产生。 图二为2018~2024年先进封装的收益预测。
而当I/O密度更进一步上升时，覆晶技术势必会面临应用上的瓶颈。 目前主流的锡球凸块，又称为C4 （Controlled Collapseof Chip Connection） Bump，在间距缩小时会产生桥接等问题。 为了满足高密度组件的封装需求，引进新的封装型式或是导入新的接合技术为目前的两种主流方法。 在新的封装型式上，扇出型封装为目前各家都积极投入发展的技术。 扇出型封装最早由英飞凌（Infineon）于2001年提出，不同于覆晶或其他芯片尺寸封装技术（CSP） 将I/O限制在芯片的范围内，扇出型封装让I/O的范围不再只是限制于芯片的尺寸，如图三所示，其利用重布线层（RDL）将电路从芯片上的金属接垫（Metal Pad）拉出，并用锡球直接焊接到PCB板的金属接垫上。
铜-铜直接接合应用于先进封装技术在先进封装技术中，三维堆叠结构的3D/2.5D IC成为超越摩尔定律的关键技术之一。 相较于传统常见的封装型式将不同的芯片以平面配置，3D/2.5D IC透过垂直方式将晶片堆叠整合，缩短芯片间的传输距离进而降低电阻与讯号延迟问题。 因此透过3D/2.5D IC技术除了能够整合异质芯片于单一封装之中，并能够将封装的Form Factor缩小。 不但在电性与效能有显著的提升，能耗也能进一步缩小。 然而，对于追求极致细间距的半导体封装制程，TSV（Through Silicon Via）有其极限，所以Die to Die或Dieto Pad的直接接合技术受到重视。 在直接接合材料的选择上，有以不同种金属进行接合的固液扩散（SLID）接合或是以单一种金属进行接合等方式。 然而若使用SLID进行接合，会在接合面产生介金属化合物（IMC）。
作者：颜铭翬、张郁苓
