静态ram用几个晶体管实现（HEMT和硅CMOS集成用于毫米波通信）

静态ram用几个晶体管实现（HEMT和硅CMOS集成用于毫米波通信）图2. （a）绘制出的各种片上III-V功率放大器的输出功率与频率的函数关系表明，对于低于100GHz的工作频率，基于GaN的功率放大器与其他固态技术相比具有更高的性能。对于100 GHz以上的频率，InGaAs HEMT和InP HBT可实现最佳的功率性能。（b）比较各种低频噪声放大器的各种频率的噪声系数，表明基于InGaAs HEMT的器件的噪声系数提供了最佳的噪声性能。目前有几种III-V族技术都可用于生产毫米波频率的功率和低噪声固态放大器，即跨度为30 GHz至300 GHz的技术。在这些选择中，InGaAs HEMT和HBT为5G应用提供最均衡的噪声和功率性能（参见图2（a）的各种微波，毫米波和亚毫米波功率放大器的片上输出功率）。图1. 混合收发器系统可以利用III-V和硅CMOS技术的优势。通过这种方法，使用III-V技术可以设计高性能放大器，滤波器和转换器，而控制和数字电路可

自1959年推出集成电路以来，硅一直主导着半导体行业。硅以CMOS的形式极快速地发展着，提供了无与伦比的器件集成密度。

然而，硅并非万能的。在高频领域，由这种材料制成的器件不如由GaAs，GaN和InP等材料制成的器件，所有这些替代器件都具有更高的功率，更低的噪声和出色的线性。因此，现代通信器件的趋势是在同一块电路板上集成高速III-V器件和高密度硅CMOS。

直到最近，这种集成还在电路板或封装级别上来进行。但这并不是最理想的，因为它的电路占用空间大，互连损耗也大，并且成本很高。

一个更好的选择是不同材料体系的晶圆级集成。这种方法为未来的通信器件开辟了许多的新机会。对于纯硅RF技术而言，单片异构集成有望降低成本，降低互连功耗，优化电路性能，缩小芯片尺寸，减少板级封装，并为毫米波通信应用，如5G移动和无线，提供更多电路创新的空间。

图1. 混合收发器系统可以利用III-V和硅CMOS技术的优势。通过这种方法，使用III-V技术可以设计高性能放大器，滤波器和转换器，而控制和数字电路可以使用硅CMOS设计。此外，可以使用III-V和硅CMOS器件的组合来实现诸如ADC（模数转换器）和DAC（数模转换器）的混合子电路。

单片集成带来的卓越性能部分源于将硅和III-V器件非常紧密地放置一起，它们可以仅分开几微米，有时甚至更少。能够以这种方式实现的系统包括基于硅和III-V的混合单片集成的收发器（参见图1）。该系统可以结合使用高性能III-V族材料形成的RF前端，或III-V和硅CMOS器件的组合；同时采用高度集成硅CMOS技术的数字基带。这是一种结合了III-V族和硅的最佳结合。

III-V族材料选择

目前有几种III-V族技术都可用于生产毫米波频率的功率和低噪声固态放大器，即跨度为30 GHz至300 GHz的技术。在这些选择中，InGaAs HEMT和HBT为5G应用提供最均衡的噪声和功率性能（参见图2（a）的各种微波，毫米波和亚毫米波功率放大器的片上输出功率）。

图2. （a）绘制出的各种片上III-V功率放大器的输出功率与频率的函数关系表明，对于低于100GHz的工作频率，基于GaN的功率放大器与其他固态技术相比具有更高的性能。对于100 GHz以上的频率，InGaAs HEMT和InP HBT可实现最佳的功率性能。（b）比较各种低频噪声放大器的各种频率的噪声系数，表明基于InGaAs HEMT的器件的噪声系数提供了最佳的噪声性能。

鉴于GaN在RF领域的成功，对InGaAs的偏好可能会引起一些人的侧目。然而，虽然GaN基MMIC在固态器件技术中表现出最佳功率输出，但由于GaN HEMT的大的拐点电压，GaN PA由于高的工作电压而受到不良影响。

如果采用混合III-V族和硅的技术来实现具有巨大销售额的器件，则必须针对已经使用硅的规模生产。在无线领域，我们已经在移动设备（例如手机）中实现了这样的体量。然而，手机的工作电压范围使得GaN失去了其主要的优势。

对于超过100GHz的频率，最佳PA性能来自于InGaAs HEMT和InP HBT。在这两者中，InGaAs HEMT具有更低的噪声系数，使其成为在此频域工作的低噪声放大器的首选。这个优势源于InGaAs HEMT的创纪录的高跨导，电子迁移率和截止频率，能带工程使这些器件能够跨越从几GHz到1THz的频率范围。因此，因此这些器件具有多种功能，同时它们的中等输出功率和低噪声系数相结合，使基于InGaAs HEMT的放大器成为5G移动等应用的最佳选择。

集成InGaAs和硅

在新加坡-麻省理工学院低能电子系统研究与技术联盟（the Singapore-MIT Alliance for Research and Technology Low Energy Electronic Systems SMART-LEES），我们使用200mm硅晶圆将InGaAs MOS-HEMT与硅CMOS集成在一起（见图3）。

图3. 在SMART-LEES，异构集成使用InGaAs HEMT和硅CMOS。首先，制造好硅CMOS前端并将其转移到硅上InGaAs晶圆上。之后，在蚀刻窗口中制造InGaAs HEMT。最后，在CMOS代工厂，后端工艺在硅CMOS和InGaAs HEMT之间形成互连。

这种方法的优点之一是通过使用大直径晶圆，我们可以满足对这些技术不断增长的需求。额外的优点是集成可以采用现有的，成熟的硅多层互连；并且通过将p型硅晶体管与n型InGaAs晶体管组合，可以形成混合电路。这两种不同类型的器件之间的间隔可以小到几微米。

图4.（a）照片显示了键合的图案化SOI和硅衬底上InGaAs。（b）键合的SOI（已图案化）和硅衬底上InGaAs的横截面透射电子显微镜图像。

MOS HEMT相比市售的肖特基栅极HEMT，是一种鲜为人知的器件。但在我们的电路中，我们认为这是一个更好的选择。近年来，InGaAs MOS器件和欧姆接触在研究界得到了极大的关注，因为其成功实现了所有III-V FET中InGaAs量子阱MOSFET的跨导记录。MOS HEMT的另一个特征是它可以采用高κ栅极氧化物，与肖特基栅极HEMT相比，这可以减小栅极的漏电流。这是最受欢迎的性能，因为它能为更激进的器件缩放和更高的器件密度提供条件。

我们按照CMOS流程顺序加工硅CMOS和InGaAs前端器件（参见“整合CMOS和InGaAs前端器件”）。我们的工艺包括晶圆键合的步骤（见图4）。

我们方法的一个关键优势是它允许不考虑硅和InGaAs的前端工艺相关的热预算。由此，III-V器件层外延生长所需的600℃或更高的高温可以远离前端工艺处理期间硅晶圆上形成的器件。更重要的是，我们的方法避免了将InGaAs MOS-HEMT暴露于由于硅CMOS的前端工艺步骤相关温度所引起的退化。

我们InGaAs HEMT的生长在Aixtron Crius MOCVD反应器中进行，使用具有6°斜切和200mm直径的725μm厚硅（001）衬底。为了平衡与电子迁移率相关的器件截止频率和与能带隙相关的击穿电压，我们在沟道中使用的铟组分为30％。缓冲层解决了In0.30Ga0.70As与硅之间为6.3％的大晶格失配（有关详细信息，请参见图5中我们的HEMT结构）。

图5. 在SMART-LEES，使用Aixtron Crius MOCVD反应器在200mm硅衬底上生长的InGaAs HEMT结构。

为了实现高质量的器件层，我们改善了外延结构的材料均匀性，同时降低了穿透位错密度，晶圆翘曲和表面粗糙度。使用630°C的高生长温度和厚度约为1.5μm的相对厚InAlAs梯度缓冲层，我们生长材料的螺纹位错密度为1±0.3×107cm-2，这是通过平面视图投射电子显微镜测量得到的。基于50次生长运行的结果，晶圆略微凹陷，翘曲仅为39±4μm。由于从晶圆中心到边缘的温度仅相差为5°C，同时由于MOCVD工具的喷淋头配置所提供均匀气流，因此整个晶圆上的材料成分变化非常小。

原子力显微镜显示顶部n -InGaAs盖层的均方根表面粗糙度为5.7nm（参见图6）。请注意，由于较高的生长温度，该值高于MBE生长的HEMT，这是通过大长度尺度上的交叉阴影粗糙度的轻微增加来实现优异的材料质量。

图6.（a）顶部InGaAs表面扫描区域为30μm×30μm的原子力显微镜扫描。RMS粗糙度约为5.7nm。（b）InxGa1-xAs沟道中不同δ掺杂种类和铟组分的各种样品的霍尔迁移率数据。通过优化δ掺杂，可以在碲和硅δ掺杂样品中实现超过5000cm2V-1s-1的霍尔迁移率mHall。

通过改变δ掺杂浓度和物质，我们根据霍尔测量实现了In0.30Ga0.70As沟道的迁移率为5000-6500cm2V-1s-1。使用梯度缓冲技术可以使薄沟道层中的铟浓度变化约20％，而不会影响材料质量。这使我们能够生长In0.40Ga0.60As沟道的器件，霍尔迁移率超过7000cm2V-1s-1。能够调整组分是非常必要的，因为这个可以使我们能够平衡器件的击穿电压和截止频率。

采用基于优化栅极堆叠模块和钨、钼基欧姆接触之后，我们的InGaAs MOS-HEMT的性能现在可以接近GaAs pHEMT和mHEMT的性能了。我们的MOS-HEMT有效迁移率相对于采用表面和掩埋沟道的InGaAs MOSFET有效迁移率的基准测试表明，由于其优化的能量势垒和栅极堆叠层，我们的器件具有硅上所形成晶体管的最佳值之一（见图7（a））。这种迁移率与低至300W×mm的源极电阻相结合，可为沟道长度为0.33mm的器件提供560mS/mm的高跨导（见图7（b））。我们器件的电流增益截止频率为60GHz，这是从150nm栅极长度的晶体管中提取得到的。

图7.（a）报告的有效迁移率（μeff）与硅，GaAs和InP衬底上制造的InxGa1-xAs（x≤0.53）沟道MOSFET的面电子密度（Ns）为3×1012cm-2时的有效氧化物厚度（EOT）的函数关系。LEES制备的MOS-HEMT中的μeff是大面积硅衬底上InGaAs MOSFET的最高报道数值。请注意，三角形代表掩埋沟道MOSFET，而正方形代表表面沟道MOSFET。（b）对于硅上GaAs mHEMT，pHEMT和LEES的MOS-HEMT，峰值跨导（Gm）作为沟道长度（LCH）的函数。由于具有高的III-V材料质量，LEES的硅上MOS-HEMT可以在类似沟道长度上实现接近本征GaAs衬底上GaAs HEMT的跨导。注意，mHEMT和pHEMT分别指赝配和应变HEMT。

我们现在正致力于优化器件的毫米级功率和噪声性能，并为未来的通信系统开发混合电路技术。

* 作者感谢新加坡国家研究基金会通过SMART的LEES IRG研究项目给予的资助，以及LEES团队现任和前任的成员，包括Annie Kumar，David Kohen，Saeid Masudy-Panah，Kwang Hong Lee，Viet Cuong Nguyen，Cheng Yeow Ng，Chuan Seng Tan，Dimitri A. Antoniadis，Yee-Chia Yeo和Soo Jin Chua对本文所述结果做出的贡献。

整合CMOS和InGaAs前端器件

使用新加坡低能电子系统部门工程师采用的集成方法，CMOS和InGaAs前端器件按CMOS流程顺序进行工艺。制作涉及以下步骤：

* 硅CMOS的前端工艺

* 通过MOCVD在单独的硅晶圆上生长InGaAs HEMT外延层

* 使用多步工艺将前端进行工艺的硅CMOS层转移到InGaAs HEMT晶圆上，包括：将前端进行工艺的硅CMOS晶圆（SOI上）键合到硅支撑晶圆；从硅CMOS晶圆上除去硅衬底；将得到的晶圆键合到硅上InGaAs晶圆上；并去除硅支撑晶圆

* 使用硅代工厂兼容工艺在III-V族材料窗口中制备InGaAs MOS-HEMT。这涉及难熔金属接触和免剥离的工艺

* 采用后端工艺在硅CMOS和III-V族器件之间形成互连