spm方案中的尺寸公差分析方法（基于PLLFS锁定时间的测量方法误差分析）
spm方案中的尺寸公差分析方法（基于PLLFS锁定时间的测量方法误差分析）英文引用格式：Zhao Wen，Yin Junjian，Zhao Dongliang. The error analysis of measuring methods for locking-time based on PLLFS[J].Application of Electronic Technique，2016，42(6)：41-45.中文引用格式：赵雯，尹军舰，赵东亮. 基于PLLFS锁定时间的测量方法误差分析[J].电子技术应用，2016，42(6)：41-45.TN742文献标识码：A10.16157/j.issn.0258-7998.2016.06.011
赵 雯1，尹军舰1，赵东亮1，2
（1.中国科学院微电子研究所，北京100029；2.湖南大学 物理与微电子学院，湖南 长沙250100）
随着跳频通信的发展，锁相环频率综合器的锁定时间被限定得愈发严格，TD-LTE标准中已被缩短到20 μs，这要求研发人员精准地把握锁定时间。使用信号源分析仪能够快速且准确地测出锁定时间，但是国内的高校和研究单位还没有广泛普及，目前测试锁定时间的方法混杂，测试误差极大，始终没有形成统一的业内标准方法。鉴于此，选用了一款基于ADF4351的PLLFS模块作为固定测试对象，分别采用5种不同方法针对同一跳变频点的锁定时间进行了实测，并首次以“信号源分析仪法”的测试结果为标准，横向对比了“频谱仪测量法”、“示波器直接测量法”、“检测VCO 调谐电压法”和“检测LD引脚法”的测量误差，对比发现这4种方法无法满足100 μs内锁定时间的测试需求，必须使用信号源分析仪才能测得准确的锁定时间。
频率综合器；锁相环；锁定时间；ADF4351；测试
TN742
文献标识码：A
10.16157/j.issn.0258-7998.2016.06.011
中文引用格式：赵雯，尹军舰，赵东亮. 基于PLLFS锁定时间的测量方法误差分析[J].电子技术应用，2016，42(6)：41-45.
英文引用格式：Zhao Wen，Yin Junjian，Zhao Dongliang. The error analysis of measuring methods for locking-time based on PLLFS[J].Application of Electronic Technique，2016，42(6)：41-45.
0 引言
频率综合器(简称频综)是无线通信、雷达卫星等电子系统的重要部件，它能为变频电路提供一系列可精确编程、等间隔离散、高稳定的本振频率。频综系统中主流的应用焦点一直是锁相环频率综合器(PLLFS)[1]，相比于其他类型的频综如直接频率合成器[2]、直接数字频率合成器[3]、混合频综[4]等，PLLFS具有频带宽、频谱质量好、结构简单、体积和功耗小等优点[5]，然而其主要的问题是频率切换时间(又称跳频时间)相对较长[6]。频率切换时间是表征频综从某一频率切换到另一频率并达到稳定所需要的时间[7]，在这段时间内频综系统无法正常工作，直接影响了无线通讯系统的整体性能。随着跳频通信的发展，各种通信协议对不同信道之间的频率切换时间做了越来越严苛的规定，比如GSM系统中的指标为577 μs[8]，GPRS通信标准中规定的跳频时间为200 μs[9]，而目前4G移动通信TD-LTE标准中的要求缩短到了20 μs[10]。因此锁相环频率综合器（PLLFS）的频率切换时间越来越受到关注。
根据PLLFS的工作原理，频率切换时间主要取决于环路的锁定时间[11]。在PLLFS的研发中，锁定时间是一个核心关注的参数，除了前期需根据具体的应用要求，通过合理科学地选择结构参数设计出相应的理论工作值之外，更关键的是在频综模块搭建好之后需要对其进行多次测试分析和反馈调试，直到最终获得严格满足系统要求的锁定时间值[12]。
使用信号源分析仪（E5052B）是目前能够快速且准确测试出锁定时间的方法，但是这款仪器较为昂贵，国内的高校和研究单位还没有广泛普及，长期以来一直使用诸如频谱分析仪、示波器这类常用仪器，始终没有形成统一的业内标准方法[13]。由于测试原理以及测试设备的区别，不同方法获得的锁定时间势必存在着差异，导致测得的结果偏离真实值，并且随着对PLLFS锁定时间的要求越来越短，这些测试的偏差将加大对结果的影响。而相关研究报道中均未对锁定时间的实际测试结果作过详尽的讨论以及误差评定。
鉴于此，本文选用了一款基于ADF4351的PLLFS模块作为固定测试对象，分别采用“信号源分析仪法”、“频谱仪测量法”、“示波器直接测量法”、“检测VCO调谐电压法”和“检测LD引脚法”5种不同方法针对同一跳变频点的锁定时间进行了实测，细致分析了这5种方法的测试原理、测试准确度和偏离误差，并以“信号源分析仪法”的测试结果为标准，横向对比了其他4种方法的测量误差。通过本文的论述，能为相关行业研发人员提供一个系统、直接的技术参考，帮助人们根据具体的应用情况快速选择出合理、有效的测试方案，更加科学、严谨地评价相关测试结果。
1 被测频综以及测试环境介绍
本文选用ADF4351[14]芯片搭建了一个频综系统，如图1所示。锁相环的跳频频率、鉴相电流和分频比等参数由FPGA编程控制，环路参数的选定利用ADIsimPLL软件仿真完成，设置环路带宽为49.6 kHz，输出频率分辨率为200 kHz，参考频率为25.6 MHz。
测试平台(如图2)主要包括：(1)Agilent E8267C矢量信号源；(2)Agilent E4440A PSA系列频谱分析仪；(3)Agilent MSO-X 2024A示波器；(4)KEYSIGHT E5052B信号源分析仪（SSA）；(5)Agilent E3631A直流电源。
测量锁定时间的前提是要尽可能地去除外界干扰因素，因此本文在写入ADF4351的控制程序中屏蔽了计算机将数据传送给芯片的时间，使用了while循环语句并加入了适量的锁定频率保持时间，使PLLFS可以在两频率间(121 MHz和185 MHz)来回跳变。并且两个频率锁定后的保持时间长短设定不同，以便在连续测试中区分出PLLFS的输出频率从121 MHz跳变到185 MHz(±200 kHz)的锁定时间。
实验中两次写入ADF4351中寄存器数据分别为：
(1)输出频率为121 MHz时
R0=0x4B8008，R1=0x8008021，R2=0x005E42，
R3=0x8084B3，R4=0xDCD06C，R5=0x580005。
(2)输出频率为185 MHz时
R0=0x398028，R1=0x8008041，R2=0x005E42，
R3=0x8084B3，R4=0xCCD06C，R5=0x580005。
2 信号源分析仪测试锁定时间
信号源分析仪（KEYSIGHT E5052B SSA）提供了直接观测输出信号瞬时特性的功能，如图3所示，信号源分析仪内部采用超外差式下变频，待测信号首先经过混频变成中频信号，然后经过ADC（模数转换器）并进行了数字信号处理[15]，可以同时显示待测信号的输出频率、功率以及相位的时域跳变曲线，在曲线上标定变化位置，取得的间隔时间即为锁定时间。这种方法不需要为测试额外搭建电路，能够准确、完整且快捷地测量锁定时间。标准配置下E5052B可以为输出频率在10 MHz～7 GHz范围内的信号进行瞬态测试，并且对信号的输出频率有宽带和窄带两种测试模式，宽带模式最高可设置为4.8 GHz的调频分析范围，而窄带模式最小频率分辨率可达0.01 Hz，足够满足PLLFS的测试条件。
本实验选择以160 MHz为中心频率的200 MHz宽带模式，将PLLFS的输出信号接入SSA，在瞬时状态下使用触发功能来捕捉信号。实验结果如图4所示，测得输出信号从121 MHz跳变到185 MHz的锁定时间约为57.32 μs，频率跳变曲线的首末时间点(如图4中1、2号位置)可参照输出信号相位的时域同步变化曲线精确定位。信号源分析仪法这种能同时测量频率和相位的特性使得测量锁定时间的准确度大大提高，直接观测到真实的锁定时间，是对比其他测试方法最明显的优势，在后面的试验中，皆以57.32 μs为测得的标准锁定时间。
3 几种经典测试锁定时间的方法
3.1 频谱仪测量法
采用频谱仪测试锁定时间是基于PLLFS的输出信号在锁定频点功率稳定不变的特性，通过测试输出信号的功率随时间的变化曲线获得。频谱分析仪的结构如图5所示，测试锁定时间是利用了频谱仪可以对时域信号进行分析的特性，在频谱仪的零扫描（zero span）状态下，扫描控制器的扫描电压为一固定值，它控制本振频率将待测信号下变频，然后检波器将检测到的信号功率显示出来。
然而受检波器的灵敏度限制，只有当待测信号变换到中频位置的输出功率大于某值（称为触发功率）时，检波器才能检测出信号，因此在频率源输出信号频率从f1跳变到f2的过程中，频谱仪只能检测出（t3-t2）这段时间的信号跳变曲线，如图6所示，而从频率f1(121 MHz)失锁到达到频率f2(185 MHz)触发功率的这段时间（t2-t1）则无法测试，也就是说，频谱仪检测不到完整的锁定时间。实验测得(t3-t2)这段时间为42.33 μs。
具体测试的流程如图7所示。
另外，在测试过程中还需特别注意频谱分析仪的分辨率带宽和触发功率的设置。分辨率带宽表征了其分辨邻近频率信号的能力[16]，设置的值不应小于PLLFS的输出频率分辨率，否则测得的时间将会延长，甚至不会出现稳定的数据。触发功率的选择也尤为重要，设置不当将会导致错误的测试结果，如图8所示，其他条件相同，只改变触发功率分别为-35 dBm，-38 dBm和-40 dBm，测得的时间持续增加，表明测试结果错误，直到触发功率小于-40 dBm后，测得的时间才趋于平稳，测试结果才有效。
本次实验测得的结果比57.32 μs少了约15 μs，偏离误差达到-26.2%，缺少的时间为图6中（t2-t1）的时间，这段时间无法使用频谱仪测试，需要额外判断或测量，这样才能较准确地测得锁定时间。
3.2 示波器直接测量法
这种方法是将PLL输出信号接入示波器的模拟通道，直接在显示屏上观察频率的跳变情况。示波器的内部结构如图9所示，被测信号由输入端送至垂直系统，经内部放大电路后加至示波管的垂直偏转板，使光点垂直运动；水平系统中扫描信号发生器产生锯齿波电压，经放大后加至示波管的水平偏转板，使光点沿水平方向匀速运动，二者合成，光点便在荧光屏上描绘出被测电压随时间变化的规律，即信号的时域电压波形。
Agilent MSO-X 2024A示波器只能测试从直流到200 MHz频率的输出信号，而且由于测试仪器采样率（2 GSa/s）和扫描时间精度(1 μs)的限制，示波器直接测量法的误差较大，如图10中1、2号两个时间点很难精确定位，这使得测试结果的偏差达到（57±5）μs，相对于标准值57.32 μs的偏离误差为-9.3%～8.2%，而且即使选用更高采样率的示波器也难以判断信号到底在哪个时间点稳定下来。随着PLLFS输出信号性能的提升，示波器直接测量法越来越难以满足测试的指标要求。
3.3 检测VCO调谐电压法
PLLFS在锁定状态下，其VCO的调谐电压为一固定值。当环路失锁时，调谐电压会急剧变化，直到再次达到相位锁定，调谐电压会稳定在另一个固定值[17]。根据这一原理，用示波器的探针探测VCO的调谐电压端，然后启动PLLFS控制程序，实验测得的波形如图11所示，频率从121 MHz跳变到185 MHz的锁定时间约为54 μs。实验发现，环路失锁时示波器上能够清晰地显示出VCO调谐电压端的急剧变化，但是我们难以精确定位稳定频率的时间点，如图11中1、2号位置，这导致了测试误差急剧加大，不同的取点位置使测试结果在52 μs～64 μs的范围内变化，相比于57.32 μs的偏离误差为-9.3%～11.7%。这些误差的第一个原因是锁相环路无论在锁定状态还是在失锁状态，VCO调谐端总有电压信号输出，无法判定输出信号在哪个时间点上实现了稳定[17]。第二个原因，VCO的调谐电压是锁相环内相位误差的函数，而不是输出频率的函数，输出频率稳定时相位误差可能还未达到稳定，进而造成调谐电压的不稳[11]。
3.4 检测“LD引脚”法
LD(Lock Detect)是PLL“数字锁定检测”的输出引脚，此引脚输出逻辑高电平时表示PLL锁定，逻辑低电平输出表示PLL失锁[14]。实验用示波器的探针检测ADF4351的LD引脚，之后启动PLLFS的控制程序，测得输出信号频率从121 MHz跳变到185 MHz的锁定时间约为52 μs，如图12所示。
写给频率源的固有寄存器值决定了该方法的测量误差，ADF4351芯片在连续40个相位检测周期内的绝对相位误差均小于10 ns，LD引脚才会是高电平[14]（在时钟的上升沿实现电平跳变，故可以忽略延时效应），这是锁相环芯片内部的电路逻辑结构所限制的，当LD引脚为高电平时，锁相环可能还未达到真正的锁定状态，或者是已经失锁而尚未来得及变换电平。因此“LD引脚”法测量锁定时间的准确度较差，实验测试结果较标准值少了5.32 μs，偏离误差为-9.3%，已不能满足测试要求。
4 横向对比分析及结论
根据第3节的分析，由于测试原理以及测试设备的区别，测得的锁定时间均存在不同程度的偏离误差。从频谱分析仪法的实验分析来看，其测试锁定时间的流程复杂，测试难度较大，而且并不能反应PLLFS输出频率跳变的全过程，测试结果的偏离误差为-26.2%，在实际使用中必须额外判断或测量缺失的部分。示波器直接测量法、检测VCO调谐电压法和检测LD引脚法的误差也都相当大，偏离误差分别为-9.3%～8.2%、-9.3%～11.7%和-9.3%，不能准确测试出ADF4351频综的锁定时间。
当PLLFS频率跳变的锁定时间为几毫秒或几百微秒时，测试指标可以忍受几微秒的偏差，但是如今频率源的锁定时间设计得越来越短，甚至达到了十几微秒的程度，已不能容忍1微秒以上的测试误差，在本文所使用的方法中只有信号源分析法可以满足这样苛刻的测试要求。而目前类似频谱仪测量法、示波器直接测量法、检测VCO调谐电压法和检测LD引脚法这些仍然是很多研究机构测试锁定时间的常用手段，在测试结果后并没有深究测试原理以及所使用的仪器引入的测量误差。所以当PLLFS锁定时间为百微秒以下的测试指标时，一定要使用偏离误差小、能真实反映跳变全过程的测试方法。
通过本文的实验以及对比分析，推荐测试指标在100 μs内的锁定时间选用信号源分析仪，100 μs以上的锁定时间则可根据实验条件和测试指标选择合适的方法进行测试，但一定要给出测量误差以作参考。
参考文献
[1] 张厥盛，郑继禹，万心平.锁相技术[M].西安：西安电子科技大学出版社，2012：168-171.
[2] 张玉兴.射频模拟电路与系统[M].成都：电子科技大学出版社，2000：400-429.
[3] 白居宪.直接数字频率合成[M].西安：西安交通大学出版社，2007：2-101.
[4] 杨建军.DDS PLL组合系统及实例[J].电讯技术，2001(l)：72-75.
[5] 恽小华.现代频率合成技术综述[J].电子学报，1995，23(10)：148-150.
[6] 远坂俊昭.锁相环电路设计与应用[M].北京：科学出版社，2006：1-50.
[7] 王家礼，孙璐.频率合成技术[M].西安：西安电子科技大学出版社，2009：3-59.
[8] 王志勤，魏然，王小云.全球移动通信系统（GSM）的技术及发展[J].电信科学，1996(4)：9-18.
[9] 赵坤，满家汉，叶青，等.无线通讯系统频率合成器结构设计综述[J].微电子学，2006(2)：177-181.
[10] 黄武.一种TD-LTE综测仪中跳频合成器的设计[J].电子设计工程，2014(22)：171-173.
[11] Dean Banerjee.PLL performance，simulation and design，4th edition[M].National Semiconductor Corporation，2006：138-147.
[12] 陈华.应用于工业无线传感网(WIA)的高性能小数频率综合器的研究与设计[D].北京：中国科学院微电子研究所，2014.
[13] 王彦斌.微波频率源及其测量[M].陕西：陕西科学技术出版社，1991：192-201.
[14] Analog Devices Inc.Wideband Synthesizer with Integrated VCO，ADF4351.
[15] Keysight Technologies.E5052B信号源分析仪技术概述[EB/OL].[2015-7-22].http：//literature.cdn.keysight.com/litweb/pdf/5989-6389CHCN.pdf?id=1178340-3-chi
[16] 谢宁芳.影响频谱分析仪频率分辨率的因素[J].现代电子技术，2011(14)；166-168，172.
[17] 刘建宇.频率综合器跳频时间测试[J].上海航天，2005(4)：56-59.
