南京半导体大会2022（9月22日上海EETOP）
南京半导体大会2022（9月22日上海EETOP）上午日程安排活动地点：上海浦东新区长荣桂冠酒店 （二楼桂冠厅）扫二维码，立即报名参会
芯片是信息技术的核心技术，驱动着每一次的科技革命。过去很多国产芯片都处于低端应用当中，满足于微薄的毛利，同时也是因为没有足够的机会向高端迭代。如今危局当中，国产芯片受到前所未有的重视，也有了更多的迭代机会。
时代机遇给了中国半导体新的机会。
在产业端，从EDA、IP到Design House、Foundry厂、封测厂，全产业链正在构建新的系统；在政策端，各种材料装备辅助政策、企业减税政策、学科建设政策纷纷出台，为产业链的人才、配套等各方面做着全面的准备。但冷静地想想，这也同样说明，我们欠缺的还有很多，挑战处处都在。
为进一步推动中国芯片设计能力的提升，2020年9月22日，EETOP联合KEYSIGHT共同举办“2020中国半导体芯动力高峰论坛“，峰会将集聚产业学术大咖、行业顶尖专家和民间技术精英，共同探讨集成电路产业前沿技术及实践经验，关注IC设计思想和方法，旨在推动产业的协同创新，助力我国集成电路产业快速发展。活动时间：9月22日 09:00-17:00
活动地点：
上海浦东新区长荣桂冠酒店 （二楼桂冠厅）
扫二维码，立即报名参会
日程安排
上午
主题
09:00-09:30
签到 & Opening
09:30-10:00
先进工艺制造芯片设计技术
中科院微电子所研究员/EDA中心主任 陈岚博士
10:00-10:30
从建模、仿真到测试验证，Keysight伴随您的IC成长
是德科技大中华区市场总经理 郑纪峰
10:30-11:00
晶圆级三维集成技术的未来
武汉新芯技术总监 周俊博士
11:00-11:30
SiC、GaN等宽禁带半导体器件的市场、应用、痛点等
宽禁带半导体联盟秘书长/《化合物半导体》主编 陆敏博士
12:00-13:00
午餐
下午
分论坛：5G及射频芯片专场
13:00-13:45
用ADS仿真设计软件直面射频电路设计挑战
是德科技软件应用专家 赵佳劼
13:45-14:30
实现5G的关键技术-GaN
Qorvo无线基础设施高级应用工程师 周鹏飞
14:30-15:15
射频与光电集成电路设计
东南大学教授 王志功
15:15-16:00
射频滤波器的机遇与挑战
紫光展锐射频技术专家 陈景博士
16:00-16:45
5G毫米波器件测量解决方案
是德科技射频技术专家 国歆
16:45-17:15
Demo互动交流&抽奖
下午
分论坛：AI及高速数字芯片专场
13:00-13:45
如何通过仿真保证AI硬件设计的数字信号完整性
是德科技大中华区技术支持经理 蒋修国
13:45-14:30
如何在AIoT芯片中克服存储墙
复旦大学 陈迟晓副研究员
14:30-15:15
从边缘到云端，AI芯片接口测试挑战
是德科技大中华区技术支持经理 李凯
15:15-16:00
泛信号完整性时代的调试利器——全新MXR中端示波器
是德科技数字应用市场与业务拓展经理 黄腾
16:00-16:45
AI芯片设计的挑战（企业专家）
TBD
16:45-17:15
Demo互动交流&抽奖
部分嘉宾及议题介绍
郑纪峰
是德科技大中华区市场总经理
演讲主题：从建模、仿真到测试验证，Keysight伴随您的IC成长
嘉宾简介：郑纪峰，是德科技（中国）有限公司大中华区市场总经理，负责是德科技大中华地区电子测量业务市场战略及规划的制定和实施。在他任职惠普公司/安捷伦科技/是德科技（中国）有限公司的20多年职业生涯中多次获得“杰出成就奖”及最高成就奖。郑纪峰先生于1995年毕业于清华大学电子工程系，获得信号与信息处理硕士学位。1993年获得清华大学电子工程系电子工程学学士学位。
周俊博士
武汉新芯技术总监
演讲主题：晶圆级三维集成技术的未来
演讲提纲：随着5G、AI和数据中心的迅猛发展，高带宽、大容量和低功耗正逐渐成为影响芯片性能的关键因素。作为后摩尔时代解决方案的晶圆级三维集成技术，如晶圆键合、硅通孔和混合键合等工艺，发展至今已逐渐成熟。
传统的两片晶圆键合技术在良率、带宽扩展、容量提升等方面有明显的劣势。为了解决这些问题，新一代晶圆级三维集成技术的发展已成为迫切需求。基于现有的混合键合和硅通孔工艺开发的多片晶圆堆叠工艺可以完成三维多片晶圆堆叠，极大地提升宽带和容量达5倍之多，能满足数据中心和高性能计算机的需求。三维异质集成技术通过现金的无凸块工艺，可以将不同材料、尺寸的芯片和晶圆连接起来，大大提升芯片的良率，更好地满足5G应用。
周鹏飞
Qorvo无线基础设施高级应用工程师
演讲主题：实现5G的关键技术——GaN
嘉宾简介：周鹏飞， Qorvo无线基础设施高级应用工程师，于2013年加入RFMD( RFMD和TriQuint于2015年合并为Qorvo），专注领域为RF开放市场，包括4G / 5G BS，小型蜂窝，WIFI，物联网等。在加入Qorvo之前，曾任职于诺基亚RF工程师，专注于4G基础的大功率放大器。
演讲提纲：本专题将讨论5G时代无线基础设施的发展趋势以及实现5G的理想架构组成。实现5G的道路中，GaN是必不可缺的关键技术，并且在射频领域得到了迅速的成长。那么，Qorvo将如何利用这些关键技术迈向5G之路呢？
王志功
东南大学信息科学与工程学院教授，博士生导师
演讲主题：射频与光电集成电路设计
嘉宾简介：王志功，东南大学信息科学与工程学院教授、博士生导师，东南大学射频与光电集成电路研究所所长，主要从事数字无线电、数字电视、移动通信和无线互联网接入等系统的射频、微波毫米波以及光通信用超高速集成电路研究和以瘫痪肢体运动功能重建为目标、跨学科的“微电子神经/肌电桥”研究及经络机理和针灸效应研究。在2015年4月的第43届日内瓦国际发明展览会上，领导发明的“微电子神经肌电桥”获特别金奖。
陈景
紫光展锐射频技术专家
演讲主题：射频滤波器的机遇与挑战
嘉宾简介：陈景，博士，紫光展锐射频技术专家，自2016年从学术界投入产业界，主要从事滤波器设计和制备工作，主要研究兴趣在声表面波(SAW)和薄膜体声波(BAW-SMR&FBAR)滤波器等研究方向，擅长射频滤波器仿真模型建模及工具的开发、熟悉相关晶圆制备的工艺流程和封测技术，围绕相关研究方向共发表APL和JAP等 论文20多篇，发明/实用新型专利10余篇，曾获得《2010年日本超声年会》的“年轻科学家奖”以及指导研究生多次获得国内声学学术会议最佳论文奖。
演讲提纲：
1) 射频滤波器的技术简介
2) 射频滤波器的机遇
3) 射频滤波器的挑战
蒋修国
是德科技EEsof，大中华区技术支持经理
演讲主题：如何通过仿真保证AI硬件设计的数字信号完整性
嘉宾简介：蒋修国，是德科技EEsof，大中华区技术支持经理，参与过大型服务器、交换机、高速背板和云存储产品、消费类电子产品等的研发。擅长高速数字电路的信号完整性和电源完整性仿真、设计和测试。2016年加入是德科技，主要负责信号完整性、电源完整性和EMC相关产品的应用与技术支持。于2014年创办《信号完整性》公众。每周分享SI、PI、RF和EMC相关的设计、仿真和测试内容；出版书籍：《ADS信号完整性仿真与实战》等。
演讲提纲：AI的应用场景越来越多，进入到AI领域的芯片和系统公司也越来越多，不管是AI芯片的设计还是AI产品的设计都会遇到高信号速率、高靠性、低功耗等设计要求的挑战，那么如何应对这些挑战是大多数公司和工程师都需要面对的问题。通过设计前和过程中的仿真，可以大大减小AI硬件设计的问题，通过仿真也可以优化一些测量的手段，可以更加高效的完成芯片和硬件电路的验证。
陈迟晓
复旦大学工程与应用技术研究院、专用集成电路国家重点实验室副研究员
演讲主题：如何在AIoT芯片中克服存储墙
嘉宾简介：2010年，2015年分别获得复旦大学微电子学士和博士学位，期间获获得了ISSCC STGA奖，复旦大学优秀博士研究奖。2016—2018年，在美国华盛顿大学的开展博士后研究。2019年起，回复旦大学任教。他也是著名半导体自媒体“矽说”的联合创始人。主要研究领域在于混合信号集成电路和定制化的智能硬件电路与体系结构设计。
演讲提纲：随着传统的人工智能芯片电路和系统在各类人工智能场景中的广泛应用，GPU和TPU已成为了不可或缺的人工智能硬件。但是，人工智能如何进一步部署到端侧与嵌入式系统？特别是在没有高速存储器接口的低成本电路中。
本讲座将从算法、体系结构与电路实现的角度出发，讨论在AIoT场景中，如何在存储墙的限制下部署：
1）神经网络的片上在线学习，
2）面向多类神经网络算法的灵活数据流，
3）采用存算一体的超低功耗神经网络计算电路，并分别介绍与之对应的三款芯片。
李凯
是德科技大中华区云计算及AI技术负责人
演讲主题：从边缘到云端，AI芯片接口测试挑战
嘉宾简介：李凯，是德科技大中华区云计算及AI技术负责人，在通信及电子测量行业有近20年从业经验。著有《高速数字接口原理》（清华大学出版社，2014）和《现代示波器高级应用》（清华大学出版社，2017）等专著，并有大量关于高速信号测量原理及方法的文章发布在《国外电子测量技术》、《电子技术应用》等杂志及其个人技术博客上。李凯2001年毕业于北京理工大学，获得光电工程硕士学位。他是中国电子学会高级会员、ODCC开放数据中心协会成员、IMT-2020 5G OTN组织成员等。
演讲提纲：AI应用的普及和落地催生了更多基于深度神经网络和大数据的云端、边缘、终端的专用ASIC芯片需求，而这些芯片也会普遍会采用当前更高性能、更低能耗和延时的互联接口及存储总线。本专题将探讨PCIe5、CCIX、MIPI等主流异构计算总线和UFS、DDR5/LPDDR5、GDDR6等高速存储接口的设计及测试挑战，并介绍其测试验证的理念和方法。
