三星与英特尔的区别（英特尔纷纷转向）
三星与英特尔的区别（英特尔纷纷转向）胡正明在2001年在学界正式提出FinFET方案，但是真正的被商业落实还要等到十年以后。英特尔在FinFET工艺上率先出手，在2011年推出商业化的FinFET工艺技术，之后台积电也迅速跟进，在16nm节点中使用了FinFET。从16/14nm开始，FinFET成为了半导体器件的主流选择。 这时候，由加州大学伯克利分校胡正明教授给出了新的设计方案，也就是FinFET晶体管。在FinFET中，沟道不再是二维的，而是三维的“鳍（Fin）”形状，而栅极则是三维围绕着“鳍”，这就大大增加了栅极对于沟道的控制能力，从而解决漏电问题。 自平面MOSFET器件工艺诞生后，特征尺寸就在不停地缩小，按照摩尔定律的描述，集成度几乎是18个月翻一番。尺寸的缩小不但降低了单个晶体管的成本，还可以增加晶体管的开关速度。从上个世纪九十年代的多媒体PC，本世纪初的互联网PC，到2010年代的智能移动设备，这一系列新应用
【文/科工力量 柳叶刀】
在去年的2019年度“三星晶圆代工论坛（Samsung Foundry Forum）”会议上，三星宣布了3nm工艺，明确会放弃FinFET晶体管，转向GAA环绕栅极晶体管技术。如今又有消息披露，英特尔在5nm节点将会放弃FinFET，也要转向GAA。三家晶圆代工巨头中已经有两家改变风向，虽然台积电在其3nm工艺细节上还是秘而不宣，但放弃FinFET工艺似乎也已无悬念。
从平面MOSFET到FinFET 一切都为高集成度芯片
登上舞台不到十年，如今FinFET却又要黯然退场，强留似乎已经不可能。但是在市场的需求、技术的进步的大潮之下，从平面MOSFET（金属氧化物半导体效应晶体管），到FinFET（鳍式场效应晶体管），再到接下来GAA（环绕栅极），一切工艺都是为更高集成度的芯片服务。
自平面MOSFET器件工艺诞生后，特征尺寸就在不停地缩小，按照摩尔定律的描述，集成度几乎是18个月翻一番。尺寸的缩小不但降低了单个晶体管的成本，还可以增加晶体管的开关速度。从上个世纪九十年代的多媒体PC，本世纪初的互联网PC，到2010年代的智能移动设备，这一系列新应用市场的打开与处理器芯片性能提升密切相关。
在晶体管特征尺寸微缩的过程中，也遇到过各种困难，但是通过将铝互联改成铜互联，在栅极加入High-k材料、引入Stress engineering等方法都可以在不改变平面器件工艺的情况下把尺寸做小。
但是当栅极长度逼近20nm门槛时，对电流的控制能力急剧下降，漏电率也在升高，传统的平面MOSFET看似走到了尽头，材料的改变也无法解决问题。
这时候，由加州大学伯克利分校胡正明教授给出了新的设计方案，也就是FinFET晶体管。在FinFET中，沟道不再是二维的，而是三维的“鳍（Fin）”形状，而栅极则是三维围绕着“鳍”，这就大大增加了栅极对于沟道的控制能力，从而解决漏电问题。
胡正明在2001年在学界正式提出FinFET方案，但是真正的被商业落实还要等到十年以后。英特尔在FinFET工艺上率先出手，在2011年推出商业化的FinFET工艺技术，之后台积电也迅速跟进，在16nm节点中使用了FinFET。从16/14nm开始，FinFET成为了半导体器件的主流选择。
不过，胡正明当初还提出了另一种方案，基于SOI的超博绝缘层上硅体技术FD-SOI（完全耗尽型绝缘硅）晶体管技术。该工艺在制成的芯片在物联网、汽车、网络基础设施、消费类领域也具有一定的市场，三星、格芯、IBM、ST也一直力推，但相较于FinFET工艺，FD-SOI一直在二线徘徊。另外，业内专家也指出，由于其衬底成本高，越往上走的尺寸越难以做小，最高水平最多走到12nm，后续难以为继。
荣光不到十年 FinFET的替代者出现
自英特尔2011年商业化FinFET工艺技术后，FinFET体系结构也在持续进行改进，以提高性能并减小面积。但是物联网、大数据、人工智能、智能驾驶等新应用层出不穷，对芯片的性能提出了更高的要求。
到了5nm节点后，虽然已经使用上了EUV光刻技术，但是基于FinFET结构进行的芯片尺寸的缩小，就变得更加困难。FinFET工艺制造、研发成本也越来越高，即使在7nm、5nm仍能坚持，但是再往前似乎已经是力不从心。
图自《IEEE SPECTRUM》官网
市场对于高性能芯片的渴望不断推动技术的演进，在人们为3nm节点工艺担忧的时候，新的环绕栅极（GAA）器件出现了。与FinFET工艺中的立体沟道三面都被栅极围绕不同，到了GAA，沟道由纳米线（nanowire）构成，其四面都被栅极围绕，从而再度增强栅极对沟道的控制能力，有效减少漏电。
三大晶圆代工巨头开始转向 FinFET的退出3nm节点难挽回
在GAA工艺上，三星算是手疾眼快，抢先在英特尔、台积电之前率先接棒。2018年三星公布了被称为多沟道FET（multi-bridge-channel FET，MBCFET）的环绕栅极工艺，事实上多年之前就开始了研发。在2017年的VLSL technology symposium会议上，IBM就发表了与三星和Global Foundries合作研发5nm GAA晶体管。
已披露的信息显示，三星的3nm工艺分为3GAE、3GAP，后者性能更好，不过首发是第一代GAA晶体管工艺3GAE。三星方面的说法是，基于全新的GAA晶体管结构，三星通过使用纳米片设备制造出了MBCFET（Multi-Bridge-Channel FET，多桥-通道场效应管），该技术可以显著增强晶体管性能，主要取代FinFET晶体管技术。
在7nm、5nm节点，台积电一直表现很强势，去年12月高通骁龙865宣布采用了台积电最新7nm工艺制程，台积电的7nm工艺又多了一个大客户。尽管三星占据一部分7nm EUV订单，不过整体来看台积电在7nm节点，依然是抢占了最多的客户订单。
去年12月，就有消息放出，台积电的5nm工艺良率已经达到了50%，比当初7nm工艺试产之前还要好，最快今年第一季度就能投入大规模量产，初期月产能5万片，随后将逐步增加到7-8万片，初期产能会被苹果、华为包下。
为了争夺晶圆代工龙头地位，三星也是加足马力追赶台积电，去年4月宣布完成5nm工艺开发，全面使用EUV光刻技术。日前韩媒报道，三星正在加速在韩国华城建设5nm生产工厂V1，已经对主要的设备厂下单，预计6月底之前完成生产线建设。
在7nm、5nm已经位于台积电之后的三星押注3nm，希望在在这个节点上超越台积电，因此三星对3GAE工艺给予厚望。此外，三星还计划在2030年前投资1160亿美元巩固其半导体巨头地位。
与三星相比，台积电则显得异常低调，尽管台积电宣称2020年准备量产的5nm制程依旧采用FinFET工艺，但预计其3nm工艺将于2023年甚至提前至2022年量产，只是具体工艺细节仍未公布。台积电CEO魏哲家此前提到，他们将在4月29日举行的台积电北美技术研讨会期间，披露更多3nm的细节信息。
在5nm工艺即将大规模投产的情况下，台积电正在与客户就3nm工艺的设计进行合作。魏哲家也透露，在研发中他们有多种技术选择，也在仔细评估了所有的不同方法，他们的决定是基于技术及成熟度、性能和成本。
外界传言，台积电在3nm节点可能没有三星这么激进，继续沿用FinFET工艺的可能性存在，在第二代3nm或2nm上才会升级到GAA晶体管技术。《电子时报》此前消息，台积电已经在中国台湾南部科技园获得了30公顷土地，开始建设3nm工艺晶圆厂，预计2023年开始大规模生产3nm制成的处理器。
考虑到FinFET工艺本身的物理特性限制，台积电也强调过3nm是全新的，要想保持自身的竞争力，其沿用FinFET可能性不大，转向GAA是大概率事件。毕竟，身后的三星已经已经启动GAE环绕栅极晶体管取代目前的FinFET晶体管。
相比于三星、台积电，英特尔就更是雄心勃勃，各方面消息表明其将在5nm节点直接放弃FinFET晶体管，转向GAA环绕栅极晶体管。
英特尔最早在22nm节点上首发了FinFET，但是在研发10nm工艺时，由于过于激进的性能目标，遭遇不少困难，导致10nm延迟了多年时间。在5nm节点上转进GAA工艺，这正好与英特尔“5nm工艺重新夺回领导地位”的承诺相呼应。
在GAA工艺上，英特尔跟进较早，但目前其5nm制成的问世时间尚未明确。英特尔已经宣布在2021年推出7nm工艺，首发产品是数据中心使用的Ponte Vecchio加速卡。同时，英特尔也提到7nm之后制成技术发展周期将回归以往的2年升级的节奏，据此推算，其5nm工艺“真容”最快在2023年可见。
结束语
平面工艺晶体管的特征尺寸缩小持续了数十年，而FinFET工艺商用至今不到十年，对高性能芯片的追求，致使新制成工艺的更新速度越来越快。虽然台积电尚未明确在3nm工艺是否放弃FinFET工艺，但是三星、英特尔两大晶圆代工巨头已转向GAA工艺的情况，似乎也预示在更先进的节点上，FinFET将走向终结。
本文系观察者网独家稿件，文章内容纯属作者个人观点，不代表平台观点，未经授权，不得转载，否则将追究法律责任。关注观察者网微信guanchacn，每日阅读趣味文章。
