国内芯片基板厂家排行（半导体高端制造专题报告）
国内芯片基板厂家排行（半导体高端制造专题报告）封装（packaging，PKG）：主要是在半导体制造的后道工程中完成的。即利用膜技术及微细连接技术，将半导体元器件及其他构成要素在框架或基板上布置、固定及连接，引出接线端子，并通过塑性绝缘介质灌封固定，构成整体主体结构的工艺。1.2.1. 封装的基本定义和内涵前道工序是从整块硅圆片入手经多次重复的制膜、氧化、扩散，包括照相制版和光刻等工序，制成三极管、集成电路等半导体元件及电极等，开发材料的电子功能，以实现所要求的元器件特性。后道工序是从由硅圆片分切好的一个一个的芯片入手，进行装片、固定、键合联接、塑料灌封、引出接线端子、按印检查等工序，完成作为器件、部件的封装体，以确保元器件的可靠性，并便于与外电路联接。1.2. 微电子封装和封装工程
获取报告请登录未来智库www.vzkoo.com。
一、半导体封装基础1.1. 半导体制造工艺流程
半导体制造的工艺过程由晶圆制造（Wafer Fabrication）、晶圆测试（wafer Probe/Sorting)、芯片封装（Assemble）、测试（Test）以及后期的成品（Finish Goods）入库所组成。
半导体器件制作工艺分为前道和后道工序，晶圆制造和测试被称为前道（Front End）工序，而芯片的封装、测试及成品入库则被称为后道（Back End）工序，前道和后道一般在不同的工厂分开处理。
前道工序是从整块硅圆片入手经多次重复的制膜、氧化、扩散，包括照相制版和光刻等工序，制成三极管、集成电路等半导体元件及电极等，开发材料的电子功能，以实现所要求的元器件特性。
后道工序是从由硅圆片分切好的一个一个的芯片入手，进行装片、固定、键合联接、塑料灌封、引出接线端子、按印检查等工序，完成作为器件、部件的封装体，以确保元器件的可靠性，并便于与外电路联接。
1.2. 微电子封装和封装工程
1.2.1. 封装的基本定义和内涵
封装（packaging，PKG）：主要是在半导体制造的后道工程中完成的。即利用膜技术及微细连接技术，将半导体元器件及其他构成要素在框架或基板上布置、固定及连接，引出接线端子，并通过塑性绝缘介质灌封固定，构成整体主体结构的工艺。
封装工程：是封装与实装工程及基板技术的总和。即将半导体、电子元器件所具有的电子的、物理的功能，转变为适用于机器或系统的形式，并使之为人类社会服务的科学技术，统称为电子封装工程。
封装一词用于电子工程的历史并不长。在真空电子管时代，将电子管等器件安装在管座上构成电路设备一般称为组装或装配，当时还没有封装这一概念。自从三极管、IC 等半导体元件的出现，改变了电子工程的历史。一方面，这些半导体元件细小柔嫩；另一方面，其性能又高，而且多功能、多规格。为了充分发挥其功能，需要补强、密封、扩大，以便与外电路实现可靠地电气联接，并得到有效地机械支撑、绝缘、信号传输等方面的保护作用。“封装”的概念正是在此基础上出现的。
1.2.2. 封装的功能
封装最基本的功能是保护电路芯片免受周围环境的影响（包括物理、化学的影响）。所以，在最初的微电子封装中，是用金属罐（Metal Can）作为外壳，用与外界完全隔离的、气密的方法，来保护脆弱的电子元件。但是， 随着集成电路技术的发展，尤其是芯片钝化层技术的不断改进，封装的功能也在慢慢异化。
一般来说顾客所需要的并不是芯片，而是由芯片和 PKG 构成的半导体器件。PKG 是半导体器件的外缘，是芯片与实装基板间的界面。因此无论 PKG 的形式如何，封装最主要的功能应是芯片电气特性的保持功能。
通常认为，半导体封装主要有电气特性的保持、芯片保护、应力缓和及尺寸调整配合四大功能，它的作用是实现和保持从集成电路器件到系统之间的连接，包括电学连接和物理连接。目前，集成电路芯片的 I/O 线越来越多，它们的电源供应和信号传送都是要通过封装来实现与系统的连接。芯片的速度越来越快，功率也越来越大，使得芯片的散热问题日趋严重，由于芯片钝化层质量的提高，封装用以保护电路功能的作用其重要性正在下降。
1.2.3. 封装的范围
1. 微电子封装的三个层次
通常，从FAB 厂制造的晶圆开始，可以将电子封装，按照制造的时间先后顺序分为三个层次。
2. 微电子封装工程和电子基板
微电子封装是一个复杂的系统工程，类型多、范围广，涉及各种各样材料和工艺。可按几何维数将电子封装分解为简单的“点、线、面、体、块、板”等。
电子基板是半导体芯片封装的载体，搭载电子元器件的支撑，构成电子电路的基盘，按其结构可分为普通基板、印制电路板、模块基板等几大类。其中 PCB 在原有双面板、多层板的基础上，近年来又出现积层（build-up） 多层板。模块基板是指新兴发展起来的可以搭载在 PCB 之上，以 BGA、CSP、TAB、MCM 为代表的封装基板（Package Substrate，简称 PKG 基板）。小到芯片、电子元器件，大到电路系统、电子设备整机，都离不开电子基板。近年来在电子基板中，高密度多层基板所占比例越来越大。
微电子封装所涉及的各个方面几乎都是在基板上进行或与基板相关。在电子封装工程所涉及的四大基础技术，即薄厚膜技术、微互连技术、基板技术、封接与封装技术中，基板技术处于关键与核心地位。随着新型高密度封装形式的出现，电子封装的许多功能，如电气连接，物理保护，应力缓和，散热防潮，尺寸过渡，规格化、标准化等，正逐渐部分或全部的由封装基板来承担。
微电子封装的范围涉及从半导体芯片到整机，在这些系统中，生产电子设备包括 6 个层次，也即装配的 6 个阶段。我们从电子封装工程的角度，按习惯一般称层次 1 为零级封装；层次 2 为一级封装；层次 3 为二级封装； 层次 4、5、6 为三级封装。
3. 封装基板和封装分级
从硅圆片制作开始，微电子封装可分为 0、1、2、3 四个等级，涉及上述六个层次，封装基板（PKG 基板或 Substrate）技术现涉及 1、2、3 三个等级和 2～5 的四个层次。
封装基板主要研究前 3 个级别的半导体封装（1、2、3 级封装），0 级封装暂与封装基板无关，因此封装基板一般是指用于 1 级 2 级封装的基板材料，母板（或载板）、刚挠结合板等用于三级封装。
1.2.4. 传统集成电路（IC）封装的主要生产过程
IC 的封装工艺流程可分为晶元切割、晶元粘贴、金线键合、塑封、激光打印、切筋打弯、检验检测等步骤。
1.3. 半导体封装技术和工艺
1.3.1. 半导体封装技术
1. 芯片封装的实质
传统意义的芯片封装一般指安放集成电路芯片所用的封装壳体，它同时可包含将晶圆切片与不同类型的芯片管脚架及封装材料形成不同外形的封装体的过程。从物理层面看，它的基本作用为：为集成电路芯片提供稳定的安放环境，保护芯片不受外部恶劣条件（例如灰尘，水气）的影响。从电性层面看，芯片封装同时也是芯片与外界电路进行信息交互的链路，它需要在芯片与外界电路间建立低噪声、低延迟的信号回路。
然而不论封装技术如何发展，归根到底，芯片封装技术都是采用某种连接方式把晶圆切片上的管脚与引线框架以及封装壳或者封装基板上的管脚相连构成芯片。而封装的本质就是规避外界负面因素对芯片内部电路的影响，同时将芯片与外部电路连接，当然也同样为了使芯片易于使用和运输。
芯片封装技术越来越先进，管角间距越来越小，管脚密度却越来越高，芯片封装对温度变化的耐受性越来越好，可靠性越来越高。另外一个重要的指标就是看，芯片与封装面积的比例。
此外，封装技术中的一个主要问题是芯片占用面积，即芯片占用的印刷电路板（PCB）的面积。从早期的 DIP 封装，当前主流的 CSP 封装，芯片与封装的面积比可达 1:1.14，已经十分接近 1:1 的理想值。而更先进 MCM 到SiP 封装，从平面堆叠到垂直堆叠，芯片与封装的面积相同的情况下进一步提高性能。
2. 封装技术工艺发展历程
半导体封装技术的发展历史可划分为三个阶段。
在此背景下，焊球阵列封装（BGA）获得迅猛发展，并成为主流产品。BGA 按封装基板不同可分为塑料焊球阵列封装（PBGA），陶瓷焊球阵列封装（CBGA），载带焊球阵列封装（TBGA），带散热器焊球阵列封装(EBGA) 以及倒装芯片焊球阵列封装（FC-BGA）等。
为适应手机、笔记本电脑等便携式电子产品小、轻、薄、低成本等需求， 在 BGA 的基础上又发展了芯片级封装（CSP）; CSP 又包括引线框架型 CSP、柔性插入板 CSP、刚性插入板 CSP、园片级 CSP 等各种形式，目前处于快速发展阶段。
同时，多芯片组件（MCM）和系统封装（Si P）也在蓬勃发展，这可能孕育着电子封装的下一场革命性变革。MCM 按照基板材料的不同分为多层陶瓷基板 MCM（MCM-C）、多层薄膜基板 MCM（MCM-D）、多层印制板 MCM（MCM- L）和厚薄膜混合基板 MCM（MCM-C/D）等多种形式。SIP 是为整机系统小型化的需要，提高半导体功能和密度而发展起来的。SIP 使用成熟的组装和互连技术，把各种集成电路如 CMOS 电路、Ga As 电路、Si Ge 电路或者光电子器件、MEMS 器件以及各类无源元件如电阻、电容、电感等集成到一个封装体内，实现整机系统的功能。
目前，半导体封装处于第三阶段的成熟期与快速增长期，以 BGA/CSP 等主要封装形式开始进入规模化生产阶段。同时，以 SiP 和 MCM 为主要发展方向的第四次技术变革处于孕育阶段。
3. 半导体封装材料
半导体元件的封接或封装方式分为气密性封装和树脂封装两大类，气密性封装又可分为金属封装、陶瓷封装和玻璃封装。封接和封装的目的是与外部温度、湿度、气氛等环境隔绝，除了起保护和电气绝缘作用外，同时还起向外散热及应力缓和作用。一般来说，气密性封装可靠性高，但价格也高。目前由于封装技术及材料的改进，树脂封装已占绝对优势，但在有些特殊领域（军工、航空、航天、航海等），气密性封装是必不可少的。
按封装材料可划分为：金属封装、陶瓷封装（C）、塑料封装（P）。采用前两种封装的半导体产品主要用于航天、航空及军事领域，而塑料封装的半导体产品在民用领域得到了广泛的应用。
4. 芯片电学（零级封装）互连
在一级封装中 有个很重要的步骤就是将芯片和封装体（进行电学互连的 过程，通常称为芯片互连技术或者芯片组装。为了凸显其重要性 有些教 科书也将其列为零级封装。也就是将芯片上的焊盘或凸点与封装体通常是 引线框架用金属连接起来。在微电子封装中 半导体器件的失效约有一是由于芯片互连引起的 其中包括芯片互连处的引线的短路和开路等，所以芯片互连对器件的可靠性非常重要。
常见的芯片电学互连有三种方式 分别是引线键合，载带自动焊和倒装焊。通常，TAB 和FC 虽然互连的电学性能要比好，但是都需要额外的设备。因此 对于 I/O 数目较少的芯片，TAB 和 FC 成本很高，另外，在 3D 封装中， 由于芯片堆叠 堆叠的芯片不能都倒扣在封装体上 只能通过 WB 与封装体之间进行互连。基于这些原因 到目前为止 WB 一直是芯片互连的主流技术 在芯片电学互连中占据非常重要的地位。
1.3.2. 半导体封装的典型封装工艺简介
依据封装管脚的排布方式、芯片与 PCB 板连接方式以及发展的时间先后顺序， 半导体封装可划分为 PTH 封装(Pin-Through-Hole) 和 SMT 封装（Surface-Mount-Technology）二大类，即通常所称的插孔式（或通孔式） 和表面贴装式。
1. 针脚插装技术（PTH）
针脚插装封装，顾名思义即在芯片与目标板的连接过程中使用插装方式， 古老而经典 DIP 封装即属于该种封装形式。在早期集成电路中由于芯片集成度不高，芯片工作所需的输入/输出管脚数较少，所以多采用该种封装形式。DIP 封装有两种衍生封装形式，即为：SIP 和 ZIP，只是为适应不同的应用领域，对传统 DIP 封装在封装壳管脚排布和形状上略有改进。
2. 表面贴装封装（SMT）
PTH 封装在机械连接强度上的优势毋庸质疑，但同时也带来一些负面效应。PTH 封装中使用的贯通孔将大量占用 PCB 板有效布线面积，因此目前主流的 PCB 板设计中多使用表面贴片封装。
表面贴片封装有很多种类，常用的封装形式有：
◼ 小型塑封晶体管(Small Outline Transistor，SOT)
◼ 小引出线封装(Small Outline Package，SOP)
◼ 四方扁平无引线封装(Quad Flat No-lead Package，QFN)
◼ 薄小缩小外形封装(Thin Small Shrink Outline Package，TSSOP)
◼ 方型扁平式封装(Quad Flat Package，QFP)
◼ 方形扁平无引脚封装（QFN）
从 SOT 到 QFN，芯片封装壳支持的管脚数越来越多，芯片封装壳的管角间距越来越小。
表面贴片封装方式的优点在于芯片封装的尺寸大大下降，芯片封装的管脚密度大大提升，与 PTH 封装具有相同管脚数量时，表面贴片封装的封装尺寸将远小于 PTH 封装。表面贴片封装只占用PCB 板表层布线空间，在使用多层布线工艺时，封装占用的有效布线面积大大下降，可以大大提高 PCB 板布线密度和利用率。
3. BGA
封装伴随着芯片集成度不断提高，为使芯片实现更复杂的功能，芯片所需的输入/输出管脚数量也进一步提升，面对日趋增长的管脚数量和日趋下降的芯片封装尺寸，微电子封装提出了一种新的封装形式BGA 封装。
BGA 封装的底部按照矩阵方式制作引脚，引脚的形状为球形，在封装壳的正面装配芯片，有时也会将 BGA 芯片与球形管脚放在基板的同一侧。BGA 封装是大规模集成电路的一种常用封装形式。BGA 封装按照封装壳基板材质的不同，可分为三类：塑料 BGA、陶瓷 BGA、载带 BGA。
BGA 封装具有以下共同特点：
1) 芯片封装的失效率较低；
2) 提升器件管脚数量与封装壳尺寸的比率，减小了基板面积；
3) 管脚共面较好，减少管脚共面损害带来的焊接不良；
4) BGA 引脚为焊料值球，不存在引脚变形问题；
5) BGA 封装引脚较短，输入/输出信号链路大大缩短，减少了因管脚长度引入的电阻/电容/电感效应，改善了封装壳的寄生参数；
6) BGA 球栅阵列与 PCB 板接触点较多，接触面积较大，有利于芯片散热，BGA 封装有利提高封装的封装密度。
BGA 封装使用矩阵形式的管脚排列，相对于传统的贴片封装，在相同管脚数量下，BGA 封装的封装尺寸可以做的更小，同时也更节省 PCB 板的布线面积。
4. 芯片级（CSP）封装技术
1) CSP 定义
根据 J-STD-012 标准的定义，CSP 是指封装尺不超过裸芯片 1.2 倍的一种先进的封装形式。一般认为 CSP 技术是在对现有的芯片封装技术，尤其是对成熟的 BGA 封装技术做进一步技术提升的过程中，不断将各种封装尺寸进一步小型化而产生的一种封装技术。
CSP 技术可以确保超大规模集成电路在高性能、高可靠性的前提下，以最低廉的成本实现封装的尺寸最接近裸芯片尺寸。与 QFP 封装相比，CSP 封装尺寸小于管脚间距为 0.5mm 的 QFP 封装的 1/10；与 BGA 封装相比，CSP 封装尺寸约为 BGA 封装的 1/3。
当封装尺寸固定时，若想进一步提升管脚数，则需缩小管脚间距。受制于现有工艺，不同封装形式存在工艺极限值。如 BGA 封装矩阵式值球最高可达 1000 个，但 CSP 封装可支持超出 2000 的管脚。
CSP 的主要结构有内芯芯片、互连层、焊球（或凸点、焊柱）、保护层等几大部分，芯片与封装壳是在互连层实现机械连接和电性连接。其中，互连层是通过载带自动焊接或引线键合、倒装芯片等方法，来实现芯片与焊球之间的内部连接，是 CSP 关键组成部分。
目前有多种符合 CSP 定义的封装结构形式，其特点有：
1) CSP 的芯片面积与封装面积之比与 1：1 的理想状况非常接近，绝对尺寸为 32mm2，相当于 BGA 的三分之一和 TSOP 的六分之一，即 CSP 可将内存容量提高 3～6 倍之多。
2) 测试结果显示，CSP 可使芯片 88.4的工作热量传导至 PCB，热阻为 35℃/W- 1，而 TSOP 仅能传导总热量的 71.3，热阻为 40℃/W- 1。
3) CSP 所采用的中心球形引脚形式能有效地缩短信号的传导距离，信号衰减也随之减少，芯片的抗干扰、抗噪性能更强，存取时间比 BGA 减少 15～ 20 ，完全能适应 DDRⅡ，DRDRAM 等超高频率内存芯片的实际需要。
4) CSP 可容易地制造出超过 1000 根信号引脚数，即使最复杂的内存芯片都能封装，在引脚数相同的情况下，CSP 的组装远比 BGA 容易。CSP 还可进行全面老化、筛选、测试，且操作、修整方便，能获得真正的 KGD（Known GoodDie 已知合格芯片）芯片。
2）CSP 封装形式主要有如下分类：
5. 先进封装
1) 堆叠封装
◼ 堆叠封装分类
堆叠封装技术是一种对两个以上芯片（片芯、籽芯）、封装器件或电路卡进行机械和电气组装的方法，在有限的空间内成倍提高存储器容量，或实现电子设计功能，解决空间、互连受限问题。
堆叠封装分为定制堆叠和标准商业堆叠两大类型：前者是通过芯片层次工艺高密度化，其设计和制造成本相对较高；后者采用板卡堆叠、柔性电路连接器联接、封装后堆叠、芯片堆叠式封装等方式，其成本比采用单芯片封装器件的存储器模块高平均 15～20%。应该看到，芯片堆叠式封装的成本效率最高，在一个封装体内有 2～5 层芯片堆叠，从而能在封装面积不变的前提下，有效利用立体空间提高存储容量，主要用于 DRAM、闪存和SRAM。另外，通过堆叠 TSOP 可分别节约 50或 77的板级面积。
◼ 堆叠封装的特点
芯片堆叠封装主要强调用于堆叠的基本“元素”是晶圆切片。
多芯片封装、堆叠芯片尺寸封装、超薄堆叠芯片尺寸封装等均属于芯片堆叠封装的范畴。芯片堆叠封装技术优势在于采用减薄后的晶圆切片可使封装的高度更低。
堆叠封装有两种不同的表现形式，即 PoP 堆叠(Package on Package， PoP)和 PiP 堆叠（Package in Package Stacking，PiP）。
PoP 堆叠使用经过完整测试且封装完整的芯片，其制作方式是将完整的单芯片或堆叠芯片堆叠到另外一片完整单芯片或堆叠芯片的上部。其优势在于参与堆叠的基本“元素”为成品芯片，所以该技术理论上可将符合堆叠要求的任意芯片进行堆叠。
PiP 堆叠使用经过简单测试的内部堆叠模块和基本组装封装作为基本堆叠模块，但受限于内部堆叠模块和基本组装封装的低良率，PiP 堆叠成品良率较差。但 PiP 的优势也十分明显，即在堆叠中可使用焊接工艺实现堆叠连接，成本较为低廉。
PoP 封装外形高度高于PiP 封装，但是装配前各个器件可以单独完整测试， 封装后的成品良率较好。
堆叠封装技术中封装后成品体积最小的应属 3D 封装技术。
3D 封装可以在更小，更薄的封装壳内封装更多的芯片。按照结构可 3D 封装分为芯片堆叠封装和封装堆叠封装。
2) 晶圆级封装（WLP）
◼ WLP 的优势
晶圆级封装（WLP）就是在封装过程中大部分工艺过程都是对晶圆（大圆片）进行操作，对晶圆级封装（WLP）的需求不仅受到更小封装尺寸和高度的要求，还必须满足简化供应链和降低总体成本，并提高整体性能的要求。
晶圆级封装提供了倒装芯片这一具有极大优势的技术，倒装芯片中芯片面朝下对着印刷电路板（PCB），可以实现最短的电路径，这也保证了更高的速度，降低成本是晶圆级封装的另一个推动力量。
器件采用批量封装，整个晶圆能够实现一次全部封装。在给定晶片上封装器件的成本不会随着每片晶片的裸片数量而改变，因为所有工艺都是用掩模工艺进行的加成和减法的步骤。
◼ WLP 技术的两种类型
总体来说，WLP 技术有两种类型：“扇入式”（fan-in）和“扇出式”（fan-out）晶圆级封装。
传统扇入 WLP 在晶圆未切割时就已经形成。在裸片上，最终的封装器件的二维平面尺寸与芯片本身尺寸相同。器件完全封装后可以实现器件的单一化分离（singulation）。因此，扇入式 WLP 是一种独特的封装形式，并具有真正裸片尺寸的显著特点。具有扇入设计的 WLP 通常用于低输入/ 输出（I/O）数量（一般小于 400）和较小裸片尺寸的工艺当中。
另一方面，随着封装技术的发展，逐渐出现了扇出式 WLP。扇出 WLP 初始用于将独立的裸片重新组装或重新配置到晶圆工艺中，并以此为基础， 通过批量处理、构建和金属化结构，如传统的扇入式 WLP 后端处理，以形成最终封装。
扇出式 WLP 可根据工艺过程分为芯片先上（Die First）和芯片后上（Die Last） 芯片先上工艺，简单地说就是先把芯片放上，再做布线（RDL），芯片后上就是先做布线，测试合格的单元再把芯片放上去，芯片后上工艺的优点就是可以提高合格芯片的利用率以提高成品率，但工艺相对复杂。eWLB 就是典型的芯片先上的 Fan out 工艺，长电科技星科金朋的 Fan- out 安靠（Amkor）的葡萄牙工厂均采用的芯片先上的工艺。TSMC 的INFO 也是芯片先上的 Fan-out 产品。安靠和 ASE 也都有自己成熟的芯片后上的 Fan-out 工艺。
在电子设备的发展历史中，WLP 封装技术的推广产生了很多全新的产品。例如得益于WLP 的使用，摩托罗拉能够推出其 RAZR 手机，该手机也是其推出时最薄的手机。最新型号的 iPhone 采用了超过 50 颗WLP，智能手机是WLP 发展的最大推动力。
随着金线价格的上涨，一些公司也正在考虑采用WLP 作为低成本替代方案，而不是采用引线键合封装，尤其是针对更高引脚数的器件。最近几年中，WLP 也已经被广泛用于图像传感器的应用中。目前，硅通孔（TSV）技术已被纳入用于封装图像传感器的 WLP 解决方案。其他更新的封装技术也在逐渐发展，并与现有的WLP 技术进行整合，例如三维（3D）集成技术。
3) 2.5D/3D 先进封装集成工艺
新兴的 2.5D 和 3D 技术有望扩展到倒装芯片和晶圆级封装工艺中。通过使用硅中介层（Interposers）和硅通孔（TSV）技术，可以将多个芯片进行垂直堆叠。TSV 堆叠技术实现了在不增加 IC 平面尺寸的情况下，融合更多的功能到 IC 中，允许将更大量的功能封装到 IC 中而不必增加其平面尺寸， 并且硅中介层用于缩短通过集成电路中的一些关键电通路来实现更快的输入和输出。因此，使用先进封装技术封装的应用处理器和内存芯片将比使用旧技术封装的芯片小约 30或 40，比使用旧技术封装的芯片快 2～3倍，并且可以节省高达 40或者更多的功率。
2.5D 和 3D 技术的复杂性以及生产这些芯片的 IC 制造商（Fab）和外包封装/测试厂商的经济性意味着 IDM 和代工厂仍需要处理前端工作，而外包封装/测试厂商仍然最适合处理后端过程，比如通过露出、凸点、堆叠和测试。外包封装/测试厂商的工艺与生产主要依赖于内插件的制造，这是一种对技术要求较低的成本敏感型工艺。
三维封装可以更高效地利用硅片，达到更高的“硅片效率”。硅片效率是指堆叠中的总基板面积与占地面积的比率。因此，与其他 2D 封装技术相比， 3D 技术的硅效率超过了 100。而在延迟方面，需要通过缩短互连长度来减少互连相关的寄生电容和电感，从而来减少信号传播延迟。而在 3D 技术中，电子元件相互靠得很近，所以延迟会更少。相类似，3D 技术在降低噪声和降低功耗方面的作用在于减少互连长度，从而减少相关寄生效应， 从而转化为性能改进，并更大程度的降低成本。此外，采用 3D 技术在降低功耗的同时，可以使 3D 器件以更高的频率运行，而 3D 器件的寄生效应、尺寸和噪声的降低可实现更高的每秒转换速率，从而提高整体系统性能。
3D 集成技术作为 2010 年以来得到重点关注和广泛应用的封装技术，通过用 3D 设备取代单芯片封装，可以实现相当大的尺寸和重量降低。这些减少量的大小部分取决于垂直互连密度和可获取性（accessibility）和热特性等。据报道，与传统封装相比，使用 3D 技术可以实现 40～50 倍的尺寸和重量减少。举例来说，德州仪器（TI）的 3D 裸片封装与离散和平面封装（MCM）之间的体积和重量相比，可以减少 5～6 倍的体积，并且在分立封装技术上可以减少 10～20 倍。此外，与 MCM 技术相比，重量减少 2～ 13 倍，与分立元件相比，重量减少 3～19 倍。此外，封装技术中的一个主要问题是芯片占用面积，即芯片占用的印刷电路板（PCB）的面积。在采用MCM 的情况下，芯片占用面积减少 20～90 ，这主要是因为裸片的使用。
4) 系统级封装 SiP 技术
SiP 是半导体封装领域的最高端的一种新型封装技术，将一个或多个 IC 芯片及被动元件整合在一个封装中，综合了现有的芯核资源和半导体生产工艺的优势。SiP 是为整机系统小型化的需要，提高半导体功能和密度而发展起来的。SIP 使用成熟的组装和互连技术，把各种集成电路如 CMOS 电路、GaAs 电路、SiGe 电路或者光电子器件、MEMS 器件以及各类无源元件如电阻、电容、电感等集成到一个封装体内。
自从 1960 年代以来，集成电路的封装形式经历了从双列直插、四周扁平封装、焊球阵列封装和圆片级封装、芯片尺寸封装等阶段。而小型化、轻量化、高性能、多功能、高可靠性和低成本的电子产品的总体发展趋势使得单一芯片上的晶体管数目不再是面临的主要挑战，而是要发展更先进的封装及时来满足产品轻、薄、短、小以及与系统整合的需求，这也使得在独立的系统（芯片或者模块）内充分实现芯片的功能成为需要克服的障碍。
这样的背景是 SiP 逐渐成为近年来集成电路研发机构和半导体厂商的重点研究对象。SiP 作为一种全新的集成方法和封装技术，具有一系列独特的技术优势，满足了当今电子产品更轻、更小和更薄的发展需求，在微电子领域具有广阔的应用市场和发展前景。
◼ SIP/SOP
近年来，随着消费类电子产品（尤其是移动通信电子产品）的飞速发展， 使得三维高密度系统级封装（3D SiP，System in Package/SoP System on Package）成为了实现高性能、低功耗、小型化、异质工艺集成、低成本的系统集成电子产品的重要技术方案，国际半导体技术路线（ITRS）已经明确 SiP/SoP 将是未来超越摩尔（More than Moore）定律的主要技术。
SiP 从结构方向上可以分为两类基本的形式，一类是多块芯片平面排布的二维封装结构（2D SiP），另一类是芯片垂直叠装的三维封装/集成结构（3D SiP）.
在 2D SiP 结构中，芯片并排水平贴装在基板上的，贴装不受芯片尺寸大小的限制 工艺相对简单和成熟，但其封装面积相应地比较大，封装效率比较低。3D SiP 可实现较高的封装效率，能最大限度地发挥 SiP 的技术优势，是实现系统集成的最为有效的技术途径，实际上涉及多种先进的封装技术，包括封装堆叠（PoP）、芯片堆叠（CoC）、硅通孔（TSV）、埋入式基板（Embedded Substrate）等，也涉及引线键合、倒装芯片、微凸点等其他封装工艺。3D SiP 的基本概念正是将可能实现的多种功能集成于一个系统中，包括微处理器、存储器、模拟电路、电源转化模块、光电器件等， 还可能将散热通道等部件也集成在封装中，最大程度的体现 SiP 的技术优势。
系统级封装技术可以解决目前我们遇到的很多问题，其优势也是越来越明显，如产品设计的小型化、功能丰富化、产品可靠性等，产品制造也越来越极致，尤为重要的是，提高了生产效率，并大幅降低了生产成本。当然， 难点也是存在的，系统级封装的实现，需要各节点所有技术，而不是某一技术所能实现的，这对封装企业来说，就需要有足够的封装技术积累及可靠的封装平台支撑，如高密度模组技术、晶圆级封装技术等。
◼ 多芯片组件（MCM）
多芯片组件(MCM)属于系统级封装，是电子封装技术层面的大突破。MCM 是指一个封装体中包含通过基板互连起来，共同构成整个系统的封装形式的两个或两个以上的芯片。并为组件中的所有芯片提供信号互连、I/O 管理、热控制、机械支撑和环境保护等条件。根据所用多层布线基板的类型不同，MCM 可分为叠层多芯片组件(MCM-L)、陶瓷多芯片组件(MCM-C)、淀积多芯片组件(MCM-D)以及混合多芯片组件(MCM–C/D)等。
多芯片封装技术从某种程度上而言可以减少由芯片功能过于复杂带来的研发压力。由于多芯片方案可以使用完全独立的成熟芯片搭建系统，无论从成本角度还是从技术角度考虑，单芯片方案的研发难度远大于多芯片方案。现阶段产品发展的趋势为小型化便携式产品，产品外部尺寸的缩小将压缩芯片可用布线空间，这就迫使封装技术改善封装的尺寸来适应更小型的产品。
二、封装基板已经是半导体封装中价值量最大的耗材2.1. 封装基板是 IC 芯片封装的新兴载体
传统的半导体封装 是使用引线框架作 IC 导通线路与支撑 IC 的载具 它连接引脚于引线框架的两旁或四周。随着半导体封装技术的发展 当引脚数增多(超过 300 个引脚) 传统的 QFP 等封装形式已对其发展有所限制。这样 在 20 世纪 90 年代中期 以 BGA、CSP 为代表的新型半导体封装形式问世 随之也产生了一种半导体芯片封装必要的新载体，这就是半导体封装基板 (IC Package Substrate 又称为半导体封装载板) 。
IC 封装基板起到在芯片与常规印制电路板 (多为主板、母板、背板) 的不同线路之间提供电气连接 (过渡)的作用，同时为芯片提供保护、支撑、散热的通道 以及达到符合标准安装尺寸的功效。可实现多引脚化、缩小封装产品面积、改善电性能及散热性、实现高密度化等是它的突出优点。因此以 BGA、CSP 以及倒装芯片 ( FC，Fpil Chpi) 等形式的半导体封装基板 在近年来的应用领域得到迅速扩大 广为流行。
基于在半导体封装中充分运用高密度多层基板技术方面 以及降低封装基板的制造成本方面(封装基板成本以 BGA 为例约占 40-50 在 FC 基板制造成本方面它约 70-80)的需求 半导体封装基板已成为一个国家、一个地区在发展微电子产业中的重要“武器”之一。
2.2. 从芯片支撑材料角度来看半导体封装技术分类
目前普遍使用的封装技术有很多，可分为以下几类:
芯片的封装种类太过繁杂，为了方便理解，我们将分类方式简化，以封装过程中使用的承载晶圆或芯片的耗材的不同来份额里，半导体封装技术可以分为引线框封装、裸芯片封装/晶圆级封装和镶入式封装三类。
2.1.1. 引线框架封装（Leadframe Packages）
传统的 IC 封装是采用导线框架作为 IC 导通线路与支撑 IC 的载具，它连接引脚于导线框架的两旁或四周。随着 IC 封装技术的发展，引脚数量的增多(超过 300 以上个引脚)、、线密度的增大、基板层数的增多，使得传统的 QFP 等封装形式在其发展上有所限制。
我们把使用传统引线框架和封装壳的封装技术称为引线框架式封装技，多用于如方形扁平无引脚封装（QFN）和方型扁平式封装（QFP）。
1. 引线框架封装工艺
使用引线框架和外部封装壳的芯片封装制作工艺十分相似。基本流程为： 首先使用充银环氧粘结剂将晶圆切片粘附于引线框架上，然后使用金属线将晶圆切片的管脚与引线框架上相应的管脚连接，再将引线框架与封装壳组合在一起，最后使用模塑包封或者液态胶灌封，以保护晶圆切片、连接线和管脚不受外部因素的影响。
2. 引线框架主要性能
半导体封装引线框架大多采用铜材或铁镍合金（A42）两种材质，在封装中， 引线框架主要有如下作用：
引线框架封装(如 SO、QFP、QFN)仍然是 I/O 小于 200 的半导体中最常见的。模具通常采用金属丝连接，封装也很简单，虽然使用倒装芯片、多模和模/无源组合的变体也在批量生产中。
陶瓷封装在很大程度上可以被看作是遗留技术。虽然它们过去在 IC 上很常见，但现在几乎只用于军事和航空电子等高可靠性应用，不愿在封装技术上做出改变。
2.2.2. 镶入式封装技术-基于基板的封装
嵌入式芯片（Embedded Component Packaging EPC），封装与大多数封装类型并不相同。一般来说，在许多集成电路封装中，器件位于基板的顶部， 基板充当器件与封装板间“桥梁”的角色。“嵌入式封装”一词有着不同的含义，在嵌入式芯片封装的世界中，指采用多步骤制造工艺将元器件嵌入到基板中。
单芯片、多芯片、MEMS 或无源元器件均可以并排式（side-by-side）方式嵌入到有机层压基板（Organic Laminate Substrate）之中。这些元器件均通过镀铜的通孔（via）连接起来。总而言之，通过嵌入式封装，就可以释放系统中的空间。在 TDK 的工艺中，器件被嵌入四个极薄的基板叠层中， 以微互连和通孔为主要特点，总高度为 300µm。
封装尺寸是将有源芯片嵌入基板中的驱动因素。在‘x’和‘y’轴上，会显著地整体收缩。当考虑版图布线更大化时，这种微型化可让设计多一些灵活性。如今嵌入式有源元器件的市场，主要围绕着功率模拟器件领域。蓝牙无线模块（Bluetooth WiFi modules）的微型化特点，已成为嵌入式芯片封装的主要应用领域。其他应用还包括手机市场的射频模块。”
1. 镶入式封装的优劣势
通常情况下，IC 会被封装在电路板上，但这样有时会占用系统中宝贵的电路板空间，因此考虑把芯片嵌入到基板中以节省空间和成本，这就是嵌入式芯片封装的用武之地，并不会与晶圆级封装中的扇出型封装相混淆。
扇出型封装中，裸片会被嵌入到环氧模压树脂（molded epoxy compound） 填充的重新建构晶圆（reconstituted wafer）中。嵌入式芯片封装是不同的。这些元器件被嵌入到多层基板中，IC 会被嵌入基板的核心部位。核心部位是用特殊的树脂做的，其他基板层均是标准的 PCB 材料。裸片通常是并排放置的，如果是标准的 4 层基板，所有裸片都会被放置于 2 层与 3 层之间，且裸片不会堆叠。
嵌入式封装的主要优点有：促进尺寸微型化、互连可靠、性能更高，并改善了对集成元器件的保护。ECP 还支持模块化的趋势，通过降低其他封装技术的成本来实现。隐身的电子器件（嵌入式芯片）可有效防止逆向工程和造假。”
嵌入式封装也有缺点。由于它结合了用于先进封装和印刷电路板（PCB）的技术，因此面临一些制造方面的挑战。此外，生态系统还相对不成熟。嵌入式芯片的成本仍然过高，且有时良率太低。
嵌入式封装是将多个芯片集成到单个封装体中的几种方法之一，但并不是唯一选择。系统级封装是最受欢迎的选择，但由于成本原因，扇出型封装也有很大的发展潜力。正是这些封装解决方案为市场提供价格更低、技术更好的解决方案。
2. 按基板类型的镶入式封装分类
基板从材料上可分为有机基板和无机基板两大类；从结构上可分为单层（包括挠性带基）、双层、多层、复合基板等。多层基板包括通用制品（玻璃-环氧树脂）、积层多层基板、陶瓷多层基板、每层都有埋孔的多层基板。
陶瓷封装在很大程度上可以被看作是遗留技术。虽然它们过去在 IC 上很常见，但现在几乎只用于高可靠性的应用，如军事和航空电子设备。由于不愿意在封装技术上做出改变。
有机基板封装(BGA CSP)使用小型刚性(有时弯曲)基板，其上的模具是金属丝粘结或倒装芯片。大多数这样的封装使用一组球或地与主机 PCB 接口。哪一个允许这些包容纳多达 4000 个外加 I/O
2.2.3. 裸芯片封装/晶圆级封装（WLP）
1. 裸芯片封装/组装
目前伴随芯片功能的提升，芯片的工作频率大幅增加。从 MHz 到 GHz，芯片的工作频率有了质的飞跃。芯片对外围电路的要求也越严苛。微秒，纳秒级的延迟都会使数据传输出现严重错误。如何消除信号在外部电路传输时的延迟效应是设计人员不能回避的问题。
在传统封装中晶圆切片与封装壳的连接方式会引入新的负面因素—Wire bonding 金属线和封装壳引脚，过长的信号线会使信号传输时受寄生 RC 的影响出现延迟，同时也易受到干扰。而使用裸芯片技术减少了芯片传输线的长度，从而使芯片信号的延迟大大减少。裸芯片技术在减小封装体体积的同时，还将大大提高信号传输品质，这也是与其他封装技术相比裸芯片封装技术的重要优势。但是，裸芯片技术由于在封装中没有封装壳的保护， 芯片晶背暴露在外，存在被损坏的风险。所以裸芯片虽然能在绝大多数应用领域取代传统封装形式的芯片，但是绝对不能百分之百点对点可代替。现有的芯片封装技术在面对封装尺寸进一步缩小，封装成本进一步下降的需求时，有些力不从心。在现有封装技术中晶圆切片的实际尺寸已经很小， 制约封装尺寸缩小的因素是封装方式本身（即便是使用 CSP 封装，封装比为 1.14，仍然有 14%的空间被浪费）。而适时引入裸芯片技术则可很好的解决上述问题。
若将裸芯片组装于新的封装基材上，则称为裸芯片封装，若将裸芯片直接 组装在 PCB 板上，则称为裸芯片组装。裸芯片封装/组装是指在芯片与目标板（封装基板或 PCB 板）的连接过程中，裸芯片为原始的晶圆切片形式， 芯片没有经过预先的封装而直接与目标板连接。
引入裸芯片封装，可以减少由封装壳产生的额外的体积，将标准的半导体封装芯片直接更换成无封装的裸芯片，可使研发人员直接获得该芯片理论上的最小尺寸，从而提高 PCB 板布线空间的利用率。如图中所示，18M 的同步 SRAM 在使用不同的封装形式时，至少可以节省 70%的空间。
裸芯片封装是一个独特的类别，包括 COB(主板芯片:直接连接到主 PCB 上的芯片线编解码器)和 COF/COG (Flex 或玻璃上的芯片)，后者是将芯片直接翻转到显示器的玻璃或弯曲电路上。
2. 晶圆级封装（WLP）
晶圆级封装（WLP）就是在封装过程中大部分工艺过程都是对晶圆（大圆片） 进行操作，对晶圆级封装（WLP）的需求不仅受到更小封装尺寸和高度的要求，还必须满足简化供应链和降低总体成本，并提高整体性能的要求。
2.3. 封装基板的定义、种类及生产工艺
2.3.1. 封装基板的定义
封装基板（Package Substrate）是由电子线路载体（基板材料）与铜质电气互连结构（如电子线路、导通孔等）组成，其中电气互连结构的品质直接影响集成电路信号传输的稳定性和可靠性，决定电子产品设计功能的正常发挥。封装基板属于特种印制电路板，是将较高精密度的芯片或者器件与较低精密度的印制电路板连接在一起的基本部件。
2.3.2. 封装基板的作用
20 世纪初期，“印制电路”的概念被 Paul Eisler 首次提出，并研制出世界上第一块印制电路板（Printed Circuit Board，PCB）。集成电路封装基板是随着半导体芯片的出现而从印制电路板家族中分离出来的一种特种印制电路板，其主要功能是构建芯片中集成电路与外部电子线路之间的电气互连通道。
2.3.3. 封装基板发展的三个阶段
当前封装基板可以简单的理解为是具有更高性能或特种功能的 PCB，是可为芯片、电子元器件等提供电气连接、保护、支撑、散热、组装等功效， 以实现多引脚化，缩小封装产品体积、改善电气性能及散热性、超高密度或多芯片模块化以及高可靠性的电子基板。
到目前为止，世界半导体封装基板业历程可划分为三个发展阶段：
2.3.4. 封装基板（IC 载板）与 PCB 的异同
1. 电子封装工程中封装、实装、安装及装联的区别
2. 封装基板与 PCB 的区别
封装基板是可为芯片、电子元器件等提供电气连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电气性能及散热性、超高密度或多芯片模块化以及高可靠性的电子基板。
封装基板可以简单的理解为是具有更高性能或特种功能的 PCB 或薄厚膜电路基板。封装基板起到了芯片与常规印制电路板（多为母板、副板，背板等）的不同线路之间的电气互联及过渡作用，同时也为芯片提供保护、支撑、散热、组装等功效。
在电子封装工程中，电子基板（PCB）可用于电子封装的不同层级（主要用于 1～3 级封装的第 2～5 层次），只是封装基板用于 1、2 级封装的 2、3层次，普通 PCB 用于 2、3 级封装的 3、4、5 层次。但是它们都是为电子元器件等提供互联、保护、支撑、散热、组装等功效，以实现多引脚化， 缩小封装产品体积、改善电气性能及散热性、超高密度或多芯片模块化以及高可靠性为目的。
主板（母板）、副板及载板（类载板）常规 PCB（多为母板、副板，背板等） 主要用于 2、3 级封装的 3、4、5 层次。其上搭载 LSI、IC 等封装的有源器件、无源分立器件及电子部件，通过互联构成单元电子回路发挥其电路功能。
随着电子安装技术的不断进步与发展，电子安装各阶层的界限越来越不清晰，各阶层安装的交叉、互融，此过程中 PCB 的作用越来越重要，对 PCB 及其基板材料在功能、性能上都提出了更高、更新的要求。
3. 封装基板从 PCB 中分离独立出来的历程和原因
20 世纪 80 年代以后，新材料、新设备的广泛应用，集成电路设计与制造技术按照“摩尔定律”飞速发展，微小敏感的半导体元件问世，大规模集成电路与超大规模集成电路设计出现，高密度多层封装基板应运而生，使集成电路封装基板从普通的印制电路板中分离出来，形成了专有的集成电路封装基板制造技术。
目前，在常规 PCB 板的主流产品中，线宽/线距 50μm/50μm 的产品属于高端 PCB 产品了，但该技术仍然无法达到目前主流芯片封装的技术要求。在封装基板制造领域，线宽/线距在 25μm/25μm 的产品已经成为常规产品，这从侧面反映出封装基板制造与常规 PCB 制造比，其在技术更为先进。
封装基板从常规印制电路板中分离的根本原因有两方面：一方面，由于PCB 板的精细化发展速度低于芯片的精细化发展速度，导致芯片与 PCB 板之间的直接连接比较困难。另一方面，PCB 板整体精细化提高的成本远高于通过封装基板来互连 PCB 和芯片的成本。
2.3.5. 封装基板的主要结构和生产技术
目前，在封装基板行业还没有形成统一的分类标准。通常根据适用基板制造的基板材料、制作技术等方面进行分类。根据基板材料的不同，可以将封装基板分为无机封装基板和有机封装基板。无机封装基板主要包括：陶瓷基封装基板和玻璃基封装基板。有机封装基板主要包括：酚醛类封装基板、聚酯类封装基板和环氧树脂类封装基板等。根据封装基板制作方法不同，可以将封装基板分为有核（Core）封装基板和新型无核（Coreless） 封装基板。
1. 有核和无核封装基板
有核封装基板在结构上主要分为两个部分，中间部分为芯板，上下部分为积层板。有核封装基板制作技术是基于高密度互连（HDI）印制电路板制作技术及其改良技术。
无核基板，也叫无芯基板，是指去除了芯板的封装基板。新型无核封装基板制作主要通过自下而上的电沉积技术制作出层间导电结构—铜柱。它仅使用绝缘层（Build-up Layer）和铜层通过半加成（SemiAdditive Process，缩写为 SAP）积层工艺实现高密度布线。
2. 封装基板的结构
封装基板的主要功能是实现集成电路芯片外部电路、电子元器件之间的电气互连。有核封装基板可以分为芯板和外层线路，而有核封装基板的互连结构主要包括埋孔、盲孔、通孔和线路。无核封装基板的互连结构则主要包括铜柱和线路。无核封装基板制作的技术特征主要是通过自下而上铜电沉积技术制作封装基板中互连结构—铜柱、线路。相比于埋孔和盲孔，铜柱为实心铜金属圆柱体结构，在电气传输方面性能更加优良，铜柱的尺寸也远低于盲孔的尺寸，直接在 40μm 左右。
3. 封装基板的主流生产技术
1) 主要的积层精细线路制作方法
半导体封装基板层间互联、积层精细线路制作方法是从高密度互联/积层多层板（High Density Interconnection/Build up Multilayer，HDI/BUM） 衍生而来，HDI/BUM 板制造工艺技术种类繁多，通过可生产性、可靠性和成本等各方面的优胜劣汰和市场选择，目前比较成熟的工艺集中在 3-5 种。
早期的集成电路封装基板由于封装芯片 I/O 数有限，其主流制作技术是印制电路板制造通用技术—蚀刻铜箔制造电子线路技术，属于减成法。IC 设计趋势大致朝着高集成化、快速化、多功能化、低耗能化及高频化发展， 对应的半导体封装基板呈现出“四高一低”的发展趋势，即高密度布线、高速化和高频化、高导通性、高绝缘可靠性、低成本性。
在近年的电子线路互连结构制造领域，相比于蚀刻铜箔技术（减成法），半加成法主要采用精确度更高、绿色的电沉积铜技术制作电子电路互连结构。近十几年来，在封装基板或者说整个集成电路行业，互连结构主要是通过 电沉积铜技术实现的，其原因在于金属铜的高性能和低价格，避免了蚀刻 铜流程对互连结构侧面蚀刻，铜的消耗量减少，互连结构的精细度和完整 性更好，故电沉积铜技术是封装基板制作过程中极其重要的环节。
2) 封装基板制作技术-高密度互连（HDI）改良制作技术
高密度互连（HDI）封装基板制造技术是常规 HDI 印制电路板制造技术的延伸，其技术流程与常规 HDI-PCB 板基本相同，而二者的主要差异在于基板材料使用、蚀刻线路的精度要求等，该技术途径是目前集成电路封装基板制造的主流技术之一。由于受蚀刻技术的限制，HDI 封装基板制造技术在线路超精细化、介质层薄型化等方面遇到了挑战，近年出现了改良型HDI 封装基板制造技术。
根据有核封装基板的结构，把 HDI 封装基板制作技术流程主要分为两个部分：一是芯层的制作；二是外层线路制作。改良型 HDI 封装基板制造技术主要是针对外层线路制作技术的改良。
常规 HDI 技术制作封装基板的流程
3) 封装基板新型的制造技术--改良型半加成法
基于磁控溅射种子层的电沉积互连结构是一条全新的封装基板制造技术途径，该制作技术被称为改良型半加成法。此外，由于该技术途径不像 HDI 技术需要制作芯板，因此被称为无核封装基板制作技术。
无核封装基板制作技术不需要蚀刻铜箔制作电子线路，突破了 HDI 途径在超精细线路制作方面存在的技术瓶颈，成为高端封装基板制造的首选技术。另外，该技术采用电沉积铜制作电气互连结构，故互连结构的电沉积铜技 术已经是无核封装基板制作的核心技术之一。
3.1. 封装基材和基板市场及技术发展
3.1.1. 封装技术应用的演进
即使是最古老的封装技术仍然在使用今天。但是，通过从线键到倒装芯片外围设备再到阵列封装、缩小 I/O 间距、更小的封装体和多组件模块，以实现更高密度封装是明显的趋势。
3.1.2. 封装基板在晶圆制造和封装材料价值量占比最大
晶圆制造和封装材料主要包括引线框架、模封材料（包封树脂、底部填充料、液体密封剂）、粘晶材料、封装基板（有机、陶瓷和金属）、键合金属线、焊球、电镀液等.
3.1.3. 封装基板行业景气度的变化在大约 2500 亿套集成电路封装中，1900 亿套仍在使用铜线键合技术，但倒装芯片的增长速度快了 3 倍。1500 亿套仍在使用铅框架，但有机基质和WLCSP 的增长速度快了三倍。只有约 800 亿半导体封装是基于有机基板， 有机封装基板市场大约 80 亿美元，相当于整个 PCB 行业的 13%.
3.1.4. 有机和陶瓷封装基板是封装基板中的主流在高密度封装中，为了降低反射噪声、串音噪声以及接地噪声，同时保证各层次间连接用插接端子及电缆的特性阻抗相匹配，需要开发高层数、高密度的多层布线基板。
按基板的基体材料，基板可分为有机系（树脂系）、无机系（陶瓷系、金属系）及复合系三大类。一般来说，无机系基板材料具有较低的热膨胀系数， 以及较高的热导率，但是具有相对较高的介电常数，因此具有较高的可靠性，但是不适于高频率电路中使用；有机系基板材料热膨胀率稍高，散热较差，但是具有更低的介电常数，且质轻，便于加工，便于薄型化。同时由于近几十年内聚合物材料的不断发展，有机系基板材料的可靠性有极大提升，因此己经被广泛应用。
目前广泛应用的有机基板材料有环氧树脂，双马来醜亚胺三嘆树脂（聚苯醚树脂，以及聚醜亚胺树脂等。
3.1.5.2019 年封装材料市场规模在 200 亿美金左右，封装基板约占 64
20 世纪初，封装基板已经成为封装材料细分领域销售占比最大的原材料， 占封装材料比重超过 50%，全球市场规模接近百亿美金。根据 SEMI 的统计数据，2016 年有机基板以及陶瓷封装体合计市场规模达 104.5 亿美元，合计占比 53.3%。
SEMI 预计预测封装材料市场 2017-2021 年将以 2%左右的复合增长率增长， 2019 年封装材料市场约为 198 亿美金。封装基板市场将以 6.5左右的复合增长率增长，2019 年封装基板市场（有机和陶瓷，层压只是从工艺上的另一种分类）在 126 亿左右美元。
根据国内亚化咨询预测，2019 年中国半导体封装材料市场规模将超 400 亿元人民币，约折合 57 亿美元左右。
3.2. 封装基板主流产品市场
3.2.1. 全球地区分布
有机封装基板市场一直很小，直到 1997 年英特尔开始从陶瓷基板向有机基板过渡，在基板封装的基板价值可以占封装总价值（不包括模具）的 15%至 35%。
目前 世界上半导体封装基板生产主要在亚洲(除日本和中国)、日本、中国、美国及欧洲。从产值上看， 封装基板的生产国家主要是日本、亚洲（除日本和中国以外，以韩国和台湾为主）和中国。2019 年封装基板的市场价值预计为 81 亿美元，预计未来五年将以每年近 6.5的速度增长。其中，亚洲（除日本和中国以外，以韩国和台湾为主）的占有率接近 61，日本约为 26，中国 13 左右，而美国、欧洲及世界其它地区占有比例则相当小.
3.2.2 全球载板主要制造地及主要制造商现状
根据 2019 年 Prismark 的统计数据，目前全球载板的市场容量约为 81 亿美元，量产公司近 30 家。从生产地来看，全球载板主要在韩国、中国台湾、日本和中国内地四个地区生产（99 ）。近年来中国内地量产厂商数量增长明显，但产值仍较小； 2019 年全球前十五大载板公司如下表所示。从表中可以看出，载板公司基本上都是PCB 产品多元化，即非从事单一的载板业务（唯一例外的是日月光材料（仅从事 BGA 载板制造），主要是由于该公司的母公司从事的是封测代工服务.
期初，日本供应商主导封装基板供应链。目前日本仍以超过 50%的份额主导着高端 FCBGA/PGA/LGA 市场，我们认为未来五年内这种情况不会有实质性变化。在所有其他封装基板类别中，中国台湾/中国大陆和韩国的供应商占据市场主导地位。
……
5. 美国和欧洲
在美国 目前仅剩 Honeywel ACI 公司有实力以激光钻孔技术制造积层法多层板。未来美国将会朝着适于高档次半导体封装基板工艺的相关设备研制、开发的方向努力。欧洲地区目前有能力以激光钻孔技术生产积层法多层板的厂商有: AT & S（澳地利）、Aspoeomp（芬兰）、PPE 等三家公司。
3.2.3. 主流封装基板产品分类
1. 按基材材质分类
封装基板按基材材质可分为刚性有机封装基板、挠性封装基板和陶瓷封装基板。
2. 按制造工艺分类
封装基板按照制造工艺可分为刚性基板（含陶瓷基板）、挠性基板、积层法多层基板（BUM）。
3. 按性能分类
封装基板按照性能可分为：低膨胀系数（a）封装基板、高玻璃化温度（Tg） 封装基板、高弹性率封装基板、高散热性封装基板、埋入元件型封装基板。
4. 按应用领域分类
根据封装基板不同的用途，可将封装基板分为：
3.2.4. 六种产品占据封装基板市场主要份额
1. 主流封装基板产品市场规模和结构
封装基板产品多样化，从产值分布来看， 2019 年封装基板主要以 FC BGA/PGA/LGA（Flip Chip Ball/Pin/Land Grid Array 倒装芯片球/针/平面栅格阵列封装基板）、FCCSP（Flip Chip Chip Scale Packaging 倒装芯片级封装基板）、FCBOC（Flip Chip Board on Chip for DRAM，动态随机存取存储器用芯片封装基板）及 WB PBGA（Wire Bond PBGA，键合塑料球栅阵列封装）WB CSP(Wire Bond Chip Scale Packaging 键合芯片级封装基板)，RF & Digital Module（频射及数字模块封装基板）为封装基板市场的六类主要产品.
从供给来看，2019 年全球主要有 5 个地区生产封装基板，分别是日本、中国、亚洲（除去日本和中国，主要是台湾、韩国和其他地区）、美国和欧洲。
Prismark 按照 WB PBGA/CSP、FC BGA/PGA/LGA、FC CSP/BOC 和 RF AND Digital Module 四类统计，预计 2019 年共计实现产值 81.39 亿美元，同比增速为 7.74，四类产品产值分别为 20.07、33.52、17.24 和 10.55 亿美元，占比分别为 24.66、41.18 、21.19 和 12.96.
2. WB PBGA/CSP
WB（wire-bonding，引线键合封装技术），用金属丝将芯片的 I/O 端（内侧引线端子）与相对应的封装引脚或者基板上布线焊区（外侧引线端子）互连，实现固相焊接的过程。
PBGA (Plastic ball grid array package) 塑料球栅阵列。主要用于满足 200-800I/O 引脚数需求。目前正持续被高端倒装芯片及低端低成本 CSP 封装抢占市场。
20 世纪 90 年代末，PBGA 封装之后不久出现了线键 CSP 封装，精细间距 BGA（FBGA）和 CSP 是完全相同的，但在未来它将被简单地称为 CSP。CSP 是一种更有效的线状键合 PBGA 封装，具有更紧密的球间距（0.8mm 及以下），因此被称为细间距 BGA 或 FBGA。我们也可以进一步将 CSP 定义为：封装尺寸小于 20 毫米的所有基板。CSP 最初是运用于较少引脚数的设备，但现在已经扩展到容纳 700 个 I/O 及以上的设备。
WB CSP 用金线将半导体芯片与封装基板连接，半导体芯片的大小大于基板面积 80%的产品通常被称为“WBCSP”（引线键合芯片尺寸封装）。
随着半导体市场的发展，对 WBCSP 的总需求继续增长。但因为高速增长的FCCSP，WBCSP 市场份额逐渐减少。但对于许多 I/O 为 20–500 的设备来说，它仍是一种经济高效的方法。CSP 的需求最初主要由大容量移动电话市场驱动，但如今，大多数其他便携式和非便携式应用程序都在使用 CSP 封装，以实现更小的尺寸和更好的电气性能。
2019 年全球WB PBGA/CSP 封装基板产值预计为 20.07 美元，占全球封装基板总产值 24.66。Prismark 预计 2024 年全球 FC BGA/PGA/LGA 封装基板产值将达 21.98 美元，年复合增长率为 1.83。
目前 PBGA 基板及 CSP 基板的主要生产供应商有 JCI (日本)、Ibiden (日本)、Samsung (韩国)、LG (韩国)及 PPT 等公司。在 TBGA 基板方面，目前日本厂商仍然占据主导地位。日本的主要供应商包括: Shinko、Hitachi Cable 、Mitsui 及 Sumitomo 等公司。
3. FC BGA/PGA/LGA
FC BGA/PGA/LGA，全称 Flip Chip Ball/Pin/Land Grid Array 倒装芯片球/针/平面栅格阵列封装基板。随着芯片集成度不断提高，其对集成电路封装要求更加严格。I/O 引脚数的急剧增加，使得 FC BGA/PGA/LGA 广泛用于具有高复杂性的 MPU（微处理器和内存保护单元）、CPU（中央处理器） 和逻辑器件的封装。BGA、PGA、LGA 三种封装所用封装基板相似，但它们与主板的交互方式不同。所有这些封装都使用倒装芯片互连，而不是导线连接。
2019 年全球 FC BGA/PGA/LGA 封装基板产值预计为 33.52 亿美元，占全球封装基板总产值 41.18。Prismark 预计 2024 年全球 FC BGA/PGA/LGA 封装基板产值将达 51.86 亿美元，年复合增长率为 9.12。
4. FC CSP/BOC
1) FCCSP
半导体芯片不是通过引线键合方式与基板连接，而是在倒装的状态下通过 凸点与基板互连，因此而被称为“FCCSP”(Flip Chip Chip Scale Package)。
倒装芯片 CSP (FCCSP)包提供了一个较低的轮廓，更好的电气性能，并略高于传统的电线结合 CSP 包 I/O。FCCSP 与 FCBGA 的区别仅在于封装尺寸(<20mm)、填料节距(典型的 CSP 为<0.8mm 球节距)，通常为 60-1.300 1/0。
由于FC CSP 封装的高性能（将半导体芯片到 PCB 间的距离降至最低，信号损失很少，可确保高性能）和高 I/O （得益于精细 bump pitch，形成大量 I/O 应用），主要用于手机应用处理器、基带等产品封装中。
2) FCBOC
BOC（Board on Chip for DRAM）主要包括 WBBOC 和FCBOC 两种。2018 年 以前，大多数DRAM 设备都采用WBBOC 封装，尤其是在2017 年，三星（Samsung） 推出了超过 35 亿个WBBOC 封装。
FC BOC 是指使用倒装技术的 DRAM 封装，三星从 2015 年前就开始将这项技术用于图形 DDR（内存）或 GDDR（显存），现在正将其用于 PC 应用程序中的主流 DDR，2019 年及以后FCBOC 将逐渐完全取代WBBOC 封装。
BOC 的主要用户是存储器公司-三星、SK Hynix 和 Micron，主要的基板供应商包括 Simmtech、Eastern、ASE Material、Unimicron 等。
2019 年全球 FC CSP/BOC 封装基板产值预计为 17.25 亿美元，占全球封装基板总产值 21.19。Prismark 预计 2024 年全球 FC CSP/BOC 封装基板产值将达 20.60 亿美元，年复合增长率为 3.61。
5. RF AND Digital Module 频射及数字模块
1) Digital Module
数字模块将多个模具和其他组件被焊接或嵌入主板，从而可以包括任意数量的模块应用。迄今为止最常见的包括 MEMS 传感器、MEMS 麦克风和摄像头模块。
用于数字模块的基板与用于 BGA 和 CSP 封装的基板相似。他们通常使用简单的两到四层基板，但现在加入了更先进的薄核组装基板设计。特别是对于许多 MEMS 麦克风来说，一个独特的区别是在基板中使用了嵌入式电容器和电阻箔。
主要数字模组基板供应商包括金星、Unimicron、南亚 PCB、深南、森科、LG Innotek 等。
2) RF Module
射频模块包括一系列解决方案，通常包括一个或多个有源功率器件和无源元件。RF 模块常见于功率放大器（PA）和功率放大器双工器（PAD）模块， 还用于 WLAN/蓝牙和/或 GPS 的连接模块，通常使用有机封装基板。射频模块的尺寸通常为 3 毫米到 10 毫米，通常可以包含一到四个有源 CMOS 或砷化镓芯片，以及多达四十个分立无源元件。
2019 年全球RF AND Digital Module 封装基板产值预计为 10.55 美元，占全球封装基板总产值 12.96%。Prismark 预计 2024 年 RF AND Digital Module 封装基板产值将达 17.10 美元，年复合增长率为 10.41%。
4.1. 用于高性能计算的大面积 FCBGA 封装需求驱动封装基板需求成长
4.1.1. 高性能计算包括传统的基于 cpu 的计算机，从高端桌面和笔记本电脑到领先的服务器、计算和网络应用程序三大类。
后者越来越多地使用 GPU 和高级内存总线来实现超级计算和 Al 应用程序所需的高性能。长期以来，高端 CPU 和 GPU 一直被封装在 FCBGA、FCLGA 或FCPGA 中，它们可以通过插槽直接安装到主机的主 PCB 上，也可以使用中间的子卡。
在笔记本电脑中系统级的尺寸和厚度要求 CPU 直接安装在主机的主板上。然而，在桌面服务器和许多其他高性能计算应用程序，CPU 通常以 BGA 或LGA 包的形式提供，并通过插座或类似的连接器安装到主板上。
Intel 的高端服务器 CPU，包括联想服务器使用的 Xeon CPU，都采用了公司的 PoINT(Patch on INTerposer)技术。在英特尔的命名法中，CPU 芯片被翻转到一个“补丁”上，这实际上是一个具有高路由密度的 BGA 基板， 以适应前沿的 CPU 芯片。然后将此补丁安装到插入器上。Intel 将补丁称为 HDI(高密度互连)，将插入器称为 LDI(低密度互连)。在 Prismark 的术语中，两者都是内置的封装基板，而插入器的路由密度略低。
4.1.2. Al 和机器学习带来了对海量数据的处理需求
英特尔的 Xeon 是一款传统的、但处于领先地位的 CPU，它是专注应用于 Al 和机器学习一种新的高端处理，而这些应用使用 GPU。所有的应用程序都依赖于模式识别来创建一个算法来解释大量的数据，而 GPU 比 CPU 更适合这种类型的数据处理。
自动驾驶汽车可能是这些新型人工智能应用中最具辨识度的一个。但机器学习也被用于语音识别、游戏、工业效率优化和战争。Nvidia 是这些 Al 应用的 GPU 的主要供应商，该公司的 Nvidia 的自动驾驶汽车驱动平台是系统和组件封装实践的一个很好的例子最初用于特斯拉自动驾驶仪的驱动平台，本质上是一个小型(31x16cm 的盒子)超级计算机，它可以解读汽车传感器的数据，创建出汽车周围环境的虚拟 3D 地图。并决定适当的行动。值得注意的是，大量数据定期上传到汽车制造商的数据中心，在那里， 基于数百万英里的驾驶经验，自动驾驶算法不断改进。
这些例子的 CPU 和 GPU 是大型尺寸的 FCBGA 封装驱动的需求复杂的封装基板的主要例子。
4.2. SiP/模块封装需求旺盛驱动封装基板需求成长
有机封装基板的第二个重要增长驱动力是 SiP/modules。
SiP(System-in-Package)将主动和被动元器件组合在一个包含特定功能的封装体/模块中。最突出的 SiP 是用于蜂窝和其他射频系统的射频模块， 如功率放大器模块。前端模块和 WiFi 模块。其他例子包括传感器模块，如MEMS 加速度计算或摄像机模块，以及电源模块，比如 DC/DC 转换器。大多数这样的模块使用刚性 PCB 基板，虽然有些使用柔性，陶瓷，或引线框载体。与上面讨论的高性能计算设备相比，IO 数量很低(大多数远低于 100)，并且封装的球/垫的间距非常宽松(最多为 1 毫米)。另一方面，特别是射频模块往往有一个很多且越来越多的器件和元件，必须在模块内互连。这增加了模块基板的路由密度，增加了它的层数和设计几何形状。
4.2.1. 新的射频模块应用是 5G mmWave 天线模块
用于 5G 智能手机和类似的 5G 接入设备。这种应用的高频率要求射频收发器和天线之间的近距离。因此，mmlWave 天线模块被设计成将收发器和支撑组件安装在一侧，贴片天线安装在另一侧。结果是一个复杂的 5-2-5 基板。每个 5G 中使用三或四个这样的天线模块毫米波智能手机。
4.2.2. 非射频 SiP 模块应用
苹果提供了有趣的推动力。从苹果手表，几乎所有的组件都装在一个大的SiP。另一个 interestinoSiP 的例子是用在苹果的新 AirPods 专业无线耳机。之前的 AirPods 主要使用的是安装在伸缩电路上的分立元件(还有一些更小的 SiP)。新的 AirPods Pro 将几乎所有的组件整合到一个 5x10 毫米的 SiP 中。这个 SiP 非常复杂。实际上，它本身由四个 SiP 和一个跨接PCB 组成，所有这些都组合成一个小的组件。
主 SiP 结合了几个 WLCSP 到一个 3-2-3 基板的顶部然后集成封装。该基板的底部支持一个额外的三个 SiP(一个蓝牙 SiP 和两个 MEMS 加速计 SiP)加上一个跨接 PCB 用于连接到 AirPods Pro flex 电路。蓝牙 SiP 本身是相当复杂的，包括蓝牙芯片和内存芯片，加上一个时钟和被动式，安装在一个 6L 任意层基板的两侧并覆盖成型。每年要交付数十亿个 SiP/模块，比大型 BGA 包高出一个数量级。
4.3. 先进封装基板市场的发展驱动封装基板需求成长
封装基板的需求已经被持续使用的晶圆级 CSP 削弱。WLCSP 发展迅速，因为他们提供了小尺寸，可以非常薄(<0.4 毫米)和提供良好的球间距(0.35 毫米)，且不使用任何基材或载体。但 WLCS 广泛应用于智能手机和其他便携式产品中。然而封装基板的主要增长动力是大面积 FCBGA 封装和 SiP。
在可实现的布线密度方面，硅的技术路线图超过了 PCB。封装基板是用来提供高密度的接口之间的硅模具和更大，低密度 PCB 主板。但是用于高性能计算处于领先地位的 CPU 和 GPU，即使是高密度的封装基板也不足以实现一级互连。
以 5μm 线和空间为例，重点是半导体工艺技术作为替代。在典型的排列中。采用半导体制造技术的中间插层，将有源模的高密度布线要求与有机封装基板的低密度能力进行转换。值得注意的是，这种封装方法仍然需要有机封装基质 它的大小和层数都在增加其中一些产品已经开始批量发货。
4.3.1. 英特尔 EMIB 嵌入式硅插入器
英特尔的酷 i7 8705G 笔记本处理器实际上结合了英特尔的 CPU，一个 AMD 的 GPU 和 HBM 内存在一个单一的 FCBGA 封装体。为了获得最高的性能，GPU 和内存采用倒装芯片，直接安装在附近，并与硅桥芯片互连，在两个芯片之间提供高完整性的信号和电源线。英特尔 CPU 被单独直接放置在 BGA 基板上。
4.3.2. 带有 TSV 的硅插入器
AMD 提供一系列用于高性能计算应用的 CPU 和 GPU，包括工作站和 Al 处理器。为了解决高速内存访问的需求，内存最好集成在处理器封装体中。在许多情况下，这是通过在相同的高密度封装基板上，将内存芯片翻转到CPU/GPU 芯片旁边来实现的。但在前沿应用中，存储芯片是堆叠在一起的， 随后安装在一个硅插接器上，该插接器也携带处理器芯片。
……
（报告来源：川财证券）
获取报告请登录未来智库www.vzkoo.com。
立即登录请点击：「链接」
